【资料】计算机组成原理第八章课件(白中英版)汇编
计算机组成原理课件第8章
5.1.4指令字长
【例5-1】一处理器中共有32个寄存器，使用16位立即数，其指令系 统结构中共有142条指今，在某个给定的程序中，20%的指令带有一 个输入寄存器和一个输出寄存器；30%的指令带有两个输入寄存器 和一个输出寄存器；25%的指令带有一个榆入寄存器、一个输出寄 存器、一个立即数寄存器：其余的25%的指令带有一个立即数输入 寄存器和一个输出寄存器。 1）对以上4种指令类型中的任意一种指令类型来说，共需要多少位? 假定指令系统结构要求所有指令长度必须是8的整数倍。 2）与使用定长指令集编码相比，当采用变长指令集编码时，该程序 能够少占用多少存储器空间？
5）将数据由CPU内寄存器或内存输出到外部设备。
5.2.1指令类型
2、数据运算类
1）算术运算。例如常见的运算加法、减法、乘法或除法等指令，
2）逻辑运算。该类指令实现两个操作数之间与（AND）、或（OR）、 异或（XOR）的逻辑运算，或对一个操作数进行取反（NOT）。
3）移位运算。该类指令实现数据的位进行移动，包括左移、右移、 循环移位、带进位移位、算术移位、逻辑移位等运算
5.2 指令类型与数据类型
5.2.1 指令类型 5.2.2 数据类型
5.2.1指令类型
1、数据传送类
1）将数据从内存传送到CPU内部。CPU内部设置有一组寄存器用于 存储取入数据（操作数、地址、指令等）。 2）将数据从CPU内部寄存器传送到内存。 3）将数据在CPU内部寄存器之间传送。 4）将数据由外部设备输入到CPU内部寄存器或内存中。
计算机组成原理(本全PPT)白中英
16
(347) 8 =3×82+4×81+7×80=(103)10 (347.5) 8 =3×82+4×81+7×80+5×8-1 =(231.625)10 (34E.5) 16 =3×162+4×161+14×160+5×16-1 =(846.3125)10
17
2、不同数制间的转换 1＞十进制八，十六进制二进制 法则 整数部分：除8（16）取余数 小数部分：乘8（16）取整 重复循环
27
任意十进制N，可以化为 N＝M×10E 其中M为小数，E为整数 一个数S的任意进制表示 （S）R＝m×Re m ：尾数，是一个纯小数。 e ：比例因子的指数，称为浮点的指数，是一个 整数。 R ：比例因子的基数，对于二进计数值的机器 是一个常数，一般规定Ｒ 为2，8或16。
28
浮点表示法：把一个数的有效数字和数的范围 在计算机的一个存储单元中分别予以表示， 这种把数的范围和精度分别表示的方法，数 的小数点位置随比例因子的不同而在一定范 围内自由浮动。 对于：101.1101（=0.1011101×20011） 只需存放0.1011101和0011即010111010011
33
当浮点数的①尾数为 0，不论其阶码为何值，或者 ②阶码的值遇到比它能表示的最小值还小时， 不管其尾数为何值，计算机都把该浮点数看成 零值，称为机器零。
浮点数转换的实例见Ｐ18
34
IEEE754浮点数格式说明 一个规格化的32位浮点数ｘ的真值可表示为 ｘ＝(－1)s×(1.Ｍ)×2Ｅ－127 e＝Ｅ－127 其中Ｅ的范围是１～２５４（阶码范围－126～+127）， 0和255作特殊用途： ①浮点数+０, －0：Ｅ＝０，Ｍ＝０时表示x＝(－1)Ｓ×０ ②＋∞，－∞：Ｅ＝255，M＝0时x＝ (－1)Ｓ×∞ • IEEE754的32位浮点数表示的除０外的绝对值最小的数： s 00000001 0000 0000 0000 0000 0000 000 x＝(－１)S×2－126×1.0 • IEEE754的32位浮点数表示的除∞外的绝对值最大的数： s 11111110 1111 1111 1111 1111 1111 111 x＝(－１)S×2127×(2－2 －23)
计算机组成原理课件第8章
光笔和持笔的手能挡住图形，而且由于屏幕玻璃的 厚度，光的折射作用和人眼与光笔的视角等影响，常 使画出的图形偏离预想的位置，而图形板无此问题， 而且长时间使用光笔，悬空的手臂会感到疲劳。
鼠标器、跟踪球和操作杆输入
• 光笔和图形板两种输入方式都可以输入绝对坐标， 即只要把光笔点到屏幕上某点或者把游动标放到图 形板的某一点，就可以读取这一点的坐标值。
• 图形板和画笔结合构成二维坐标的输入系统，主要 用于输入工程图等。
• 将图纸贴在图形板上，画笔沿着图纸上的图形移动， 读取图形坐标，即可输入工程图。
• 为了提高读图精度，常用游动标(cursor)代替画笔 与图形板配合使用。
• 游动标是一个手持的方形坐标读出器，游动标上有 一块透明玻璃，玻璃上刻有十字标记。十字标记的 中心就是游动标的中心。使用时将十字中心对准图 形的坐标点上，它比画笔读取的坐标更精确。
• (3) LCD预映显示器： LCD易于对物体进行取景， 预映屏幕允许重放或即时删除图像，删除图像后可 恢复存储容量。
• (4) 图像质量，取决于以下因素：
• ① 一般数字相机依赖于电荷耦合设备(CCD)获取图 像。
• ② 图像的压缩。
• (5) 如果计划让图像在电视上出现，或被盒式磁带 录像机直接录取，有些品牌的相机可自动生成视频 信号。
• 因此条码技术主要包括： 条码编码规则及标准、 条码译码技术、印刷技术、光电扫描技术、通信技 术、计算机技术等。
• 要阅读条码符号所包含的信息需要一个扫描装置。 在正常工作时，扫描器与条码符号之间要保持的距 离称为工作距离，而允许的最大工作距离和最小工 作距离之差称为扫描景深。
• 还有一类坐标输入设备，只能用来输入相对坐标。 鼠标器、跟踪球和操作杆就属于这一种。它们必须 和显示器的光标配合。
计算机组成原理(白中英)
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
系统结构
RAID4
I/O系统
❖ 专用奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉的方式存于各盘， 奇偶校验信息存在一台专用盘上
数据块
校验码 产生器
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
❖ 只写一次光盘
只写一次光盘（Write Once Only）：可以由用户写入 信息，不过只能写一次，写入后不能修改，可以多次读 出，相当于PROM。在盘片上留有空白区，可以把要修 改和重写的的数据追记在空白区内。
❖ 可檫写式光盘
可檫写式光盘（Rewriteable）：利用磁光效应存取信 息，采纳特殊的磁性薄膜作记录介质，用激光束来记录、 再现和删除信息，又称为磁光盘，类似于磁盘，可以重 复读写。
RAID6
I/O系统
❖ 双维奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉方式存于各盘， 检、纠错信息均匀分布在全部磁盘上
系统结构
A0 A1 A2
3校验码 D校验码
B0 B1
2校验码 C校验码
B2
C0
1校验码 B校验码
C1 C2
0校验码 A校验码
D1 D2 D3
校验码 产生器
7.7 光盘存储设备
– 正脉冲电流表示“1”，负脉冲电流表示“0”； – 不论记录“0”或“1”，在记录下一信息前，记录电流
恢复到零电流 – 简洁易行，记录密度低，改写磁层上的记录比较困难，
唐硕飞计算机组成原理第八章
第八章CPU 的结构和功能8.1 CPU 的结构8.2 指令周期8.3 指令流水8.4 中断系统8.1 CPU 的结构一、CPU 的功能取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1. 控制器的功能2. 运算器的功能实现算术运算和逻辑运算指令控制操作控制时间控制数据加工处理中断二、CPU 结构框图PC IR指令控制操作控制时间控制数据加工处理中断ALU 寄存器中断系统1. CPU 与系统总线CU 时序电路寄存器ALU中断系统CUCPU控制总线数据总线地址总线8.12. CPU 的内部结构算术和布尔逻辑取反移位状态标志内部数据总线C P U 寄存器CU 中断系统ALU 控制信号…8.11. 用户可见寄存器(1) 通用寄存器三、CPU 的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2) 数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3) 地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4) 条件码寄存器存放条件码，可作程序分支的依据如正、负、零、溢出、进位等8.12. 控制和状态寄存器(1) 控制寄存器PC控制CPU 操作(2) 状态寄存器状态寄存器其中MAR MDR IR用户不可见存放条件码PSW 寄存器存放程序状态字PC用户可见3. 举例Z8000 8086 MC 68000MARMMDRIR8.1四、控制单元CU 和中断系统1. CU 产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2. 中断系统参见第四篇五、ALU参见8.4参见第六章8.18.2 指令周期一、指令周期的基本概念1 . 指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期2. 每条指令的指令周期不同取指周期指令周期取指周期执行阶段指令周期取指周期执行周期指令周期NOPADD mem MUL mem8.23. 具有间接寻址的指令周期4. 带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.25. 指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.26. CPU 工作周期的标志CPU 访存有4 种性质取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FEDINDDINTDCLK1FE1IND 1EX 1INTEXDCPU 的4个工作周期8.21. 取指周期数据流二、指令周期的数据流MDRCUMARPC存储器CPU 地址总线数据总线控制总线IR+18.22. 间址周期数据流CUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.23. 执行周期数据流4 . 中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU 地址总线数据总线控制总线PC存储器8.28.3 指令流水一、如何提高机器速度1. 提高访存速度2. 提高I/O 和主机之间的传送速度•提高整机处理能力高速芯片Cache多体并行多总线DMAI/O 处理机通道高速器件改进系统结构，开发系统的并行性中断3. 提高运算器速度高速芯片改进算法快速进位链二、系统的并行性时间上互相重叠2. 并行性的等级指令级（指令之间）过程级（程序、进程）两个或两个以上事件在同一时刻发生两个或两个以上事件在同一时间段发生并行1. 并行的概念粗粒度软件实现细粒度硬件实现并发同时8.3取指令3执行指令3三、指令流水原理2. 指令的二级流水1. 指令的串行执行取指令取指令部件完成总有一个部件空闲指令预取若取指和执行阶段时间上完全重叠指令周期减半速度提高1 倍…执行指令执行指令部件完成取指令1执行指令1取指令2执行指令2取指令3执行指令3取指令2执行指令2取指令1执行指令18.3必须等上条指令执行结束，才能确定下条指令的地址造成时间损失3. 影响指令流水效率加倍的因素(1) 执行时间> 取指时间(2) 条件转移指令对指令流水的影响解决办法？取指令部件指令部件缓冲区执行指令部件猜测法8.34. 指令的六级流水六级流水14个时间单位串行执行 6 ×9 ＝54 时间单位完成一条指令 6 个时间单位CO FO EI WO DI FICOFOEIWODIFICO FO EI WODI FI CO FOEI WODIFICO FO EI WO DI FI CO FOEI WO DI FICO FO EI WODI FICO FO EI WO DI FICO FOEIWO DI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t8.3指令1 与指令4 冲突指令2 与指令5 冲突指令1、指令3、指令6 冲突……CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FI CO FO EI WODI FI CO FO EI WODI FICO FO EI WODI FICO FO EI WODI FI指令1指令2指令3指令4指令5指令6指令7指令8指令91 2 3 4 5 6 7 8 9 10 11 12 13 14t三、影响指令流水性能的因素1. 访存冲突解决办法• 指令存储器和数据存储器分开• 指令预取技术（适用于访存周期短的情况）8.32. 相关问题程序的相近指令之间出现某种关联使指令流水出现停顿影响流水线效率(1) 控制相关8.3WOEIFOCODIWO EI FO DI FIFIDI FICO FI FO CO DI FI WOEI FO CO DI FI DIFO EIWO EI FO CO FIDI CO WODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161 2 3 4 5 6 7 8 9 10 11 12 13 14转移损失t设指令3 是转移指令BNE 指令必须等CPX 指令的结果才能判断出是转移还是顺序执行LDA # 0LDX # 0INX CPX #N BNE M DIV # N STA ANSADD X, DM(2) 数据相关几条相近的指令间，共用同一存储单元或同一寄存器时，会出现数据相关ADD R1，R2如：SUB R1，R3采用旁路技术解决办法寄存器组锁存器锁存器ALU8.3四、流水线的多发技术1. 超标量技术每个时钟周期内可并发多条独立指令不能调整指令的执行顺序配置多个功能部件通过编译优化技术，把可并行执行的指令搭配起来IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.32. 超流水技术在一个时钟周期内再分段（3 段）不能调整指令的执行顺序在一个时钟周期内一个功能部件使用多次（3 次）靠编译程序解决优化问题流水线速度是原来速度的3 倍IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t 8.33. 超长指令字采用多个处理部件具有多个操作码字段的超长指令字（可达几百位） 由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条IF ID EX WR0 1 2 3 4 5 6 7 8 9 10 11 12 13t8.3五、流水线结构1. 指令流水线结构完成一条指令分7 段，每段需一个时钟周期若流水线不出现断流 1 个时钟周期出 1 结果不采用流水技术7 个时钟周期出 1 结果理想情况下，7 级流水的速度是不采用流水技术的7 倍地址形成部件指令译码部件取操作数部件取指令部件操作执行部件回写结果部件修改指令指针部件锁存锁存锁存锁存锁存锁存8.32. 运算流水线完成浮点加减运算可分对阶、尾数求和、规格化三段分段原则每段操作时间尽量一致锁存器对阶功能部件第一段尾数加部件锁存器第二段规格化部件锁存器第三段8.38.4 中断系统一、概述1. 引起中断的各种因素(1) 人为设置的中断(2) 程序性事故如转管指令溢出、操作码不能识别、除法非法(5) 外部事件(4) I/O 设备(3) 硬件故障用键盘中断现行程序转管指令………管理程序2. 中断系统需解决的问题(1) 各中断源如何向CPU 提出请求？(2) 各中断源同时提出请求怎么办？(5) 如何寻找入口地址？(4) 如何保护现场？(3) CPU 什么条件、什么时间、以什么方式响应中断？(6) 如何恢复现场，如何返回？(7) 处理中断的过程中又出现新的中断怎么办？硬件＋软件8.4二、中断请求标记和中断判优逻辑1. 中断请求标记INTR一个请求源一个INTR 中断请求标记触发器多个INTR组成中断请求标记寄存器INTR 分散在各个中断源的接口电路中INTR 集中在CPU 的中断系统内12345n 掉电过热阶上溢内存读写校验错非法除法键盘打印机8.42. 中断判优逻辑①分散在各个中断源的接口电路中链式排队器②集中在CPU内(1) 硬件实现（排队器）1 11&1&1&参见第五章INTR1INTR2INTR3INTR4INTR1、INTR2 、INTR3 、INTR4优先级按降序排列INTP1INTP2INTP3INTP48.4A 、B 、C 优先级按降序排列(2) 软件实现（程序查询）否……是否A 请求？是否B 请求？是否C 请求？转A 的服务程序入口地址转B 的服务程序入口地址转C 的服务程序入口地址是是是否否8.4三、中断服务程序入口地址的寻找1. 硬件向量法入口地址200入口地址300入口地址40012 H 13 H 14 H主存12 H 13 H 14 HJMP 200JMP 300JMP400主存向量地址形成部件…………中断向量排队器输出向量地址12H 、13H 、14H入口地址200、300、4008.42. 软件查询法中断识别程序（入口地址M）地址说明指令MJMP 1# SR1# D = 1 转1# 服务程序SKP DZ 2# JMP 2# SR 2# D = 0 跳2# D = 1 转2# 服务程序SKP DZ 8# JMP 8# SR 8# D = 0 跳8# D = 1 转8# 服务程序八个中断源1、2、8 按降序排列…………8.4SKP DZ 1#1# D = 0 跳（D为完成触发器）四、中断响应1. 响应中断的条件允许中断触发器EINT = 12. 响应中断的时间指令执行周期结束时刻由CPU 发查询信号CPU 中断查询INTR1DQINTR2DQINTR nDQ中断源1中断源2中断源n……至排队器8.43. 中断隐指令(1) 保护程序断点(2) 寻找服务程序入口地址(3) 硬件关中断向量地址形成部件INTSQREINTSQR PC1&≥1排队器……断点存于特定地址（0 号地址）内断点进栈INT 中断标记EINT 允许中断R –S 触发器8.4向量地址PC （硬件向量法）中断识别程序入口地址MPC （软件查询法）五、保护现场和恢复现场1. 保护现场2. 恢复现场寄存器内容断点保护现场其他服务程序恢复现场中断返回PUSH视不同请求源而定POP中断服务程序完成中断服务程序中断隐指令完成中断服务程序完成8.4IRET1. 多重中断的概念k l mk+1l+1m+1第一次中断第二次中断第三次中断程序断点k+1 , l+1 , m+1六、中断屏蔽技术8.42. 实现多重中断的条件B, CA中断请求主程序(2) 优先级别高的中断源有权中断优先级别低的中断源(1) 提前设置开中断指令A B C D中断服务程序（A 、B 、C 、D 优先级按降序排列）D8.4&3. 屏蔽技术(1) 屏蔽触发器的作用MASK = 0（未屏蔽）INTR 能被置“1”1&&&1111INTP 1INTP 2INTP 3INTP 4INTR 1INTR 2INTR 3INTR 4MASK 1MASK 2MASK 3MASK 4DQ1DINTRMASKQCPU 查询MASK i = 1 （屏蔽）INTP i = 0 （不能被排队选中）8.4(2) 屏蔽字优先级屏蔽字1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 101 1 1 1 1 1 1 1 1 1 1 1 1 1 10 01 1 1 1 1 1 1 1 1 1 1 1 1 10 0 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 10 0 0 0 01 1 1 1 1 1 1 1 1 1 1……0 0 0 0 0 0 0 0 0 0 0 0 0 01 10 0 0 0 0 0 0 0 0 0 0 0 0 0 011234561516……16个中断源1、2、3 ……16 按降序排列8.4(3) 屏蔽技术可改变优先等级(4) 屏蔽技术的其他作用0 0 0 01 01 1 1 1 1 1 1 1 1 10 0 0 01 1 1 1 1 1 1 1 1 1 1 1 6# 比5# 优先级高便于程序控制可以人为地屏蔽某个中断源的请求8.4(1) 断点进栈(2) 断点存入“0 ”地址中断隐指令完成中断周期命令存储器写0 MAR PC MDR(MDR) 存入存储器三次中断，三个断点都存入“0 ”地址4. 多重中断的断点保护断点MDR？如何保证断点不丢失？中断隐指令完成8.4(3) 程序断点存入“0 ”地址的断点保护××××05JMP SERVE ××××SA VE ××××RETURNSTA SA VE …0 地址内容转存其他服务内容地址内容说明SERVELDA SA VEJMP @ RETURN 存程序断点5 为向量地址…保护现场恢复现场间址返回存放ACC 内容转存0 地址内容开中断ENILDA 0STA RETURN置屏蔽字8.4。
计算机组成原理第8章PPT课件
评价鼠标性能最重要的指标是DPI(Dots Per Inch)，它
表示鼠标每移动一英寸所能检测出的点数，DPI小，用来定
位的点数就少，定位精度就低。反之，DPI大，用来定位的
点数就多，定位精度就高。通常鼠标的DPI为400或800。
评价新型光电鼠标还有一个专用的性能指标——帧速
率（也称为扫描频率或刷新频率）。它表示DSP每秒钟能够
处理的图像帧数。帧速率越高，鼠标的灵敏度越好。
按鼠标上的按键数量分，鼠标分为两键鼠标、三键鼠
标、五键鼠标和新型的多键鼠标。
鼠标与主机的接口主要有PS/2和USB两种。
9
计算机组成原理 8.9
19.08.2020
哈尔滨工业大学 李东 教授
第8章 计算机外部设备
8. 1 输入设备
8. 2 输出设备
8. 2.1 阴极射线管(Cathode Ray Tube, CRT)显示器
第8章 计算机外部设备
8. 1 输入设备
8. 1.1 键盘
8. 1.2 鼠标
8. 2 输出设备
8. 2.1 阴极射线管显示器
8. 2.2 平板显示器
8. 2.3 打印机
8. 3 辅存设备
8. 3.1 硬盘
8. 3.2 光盘
1
计算机组成原理 8.1
19.08.2020
哈尔滨工业大学 李东 教授
整体概述
非编码键盘的结构简单，并且通过软件能为某些键的功 能进行重定义。目前，绝大多数键盘是非编码键盘。
为了更好地利用击键状态来表达用户的意愿，每个键的 扫描码又分为接通扫描码（简称通码）和断开扫描码（简称 断码）。当键被按下时，发送通码；松开时，发送断码。主 流微机键盘PS/2的通码为1字节，断码为2字节。断码的第一 个字节是F0H，第二个字节是该键的通码。
白中英计算机组成原理
输入状态 N
状态就绪？
Y
数据交换
查询式传送的传输速度慢,CPU工作 效率比较低.
传送流程
中断传送方式
外设通过接口向CPU 提出中断请求,CPU在开 放自身中断的条件下 (IF=1),向接口发出中 断响应信号,然后执行 中断服务程序,完成数 据传送.服务结束后,返 回断点,继续执行原来 的程序.外设与CPU并行 工作.
Interrupt Handler X
Interrupt Handler Y
多中断(顺序)
Multiple Interrupts – Nested
User Program
Interrupt Handler X
Interrupt Handler Y
多级中断(嵌套)
DMA传送控制方式
CPU放弃对总线的控制权， 整个传送过程由DMAC管 理，直接进行存储器与 外设之间、外设与外设 之间的数据传送。 DMA传送方式对高速大批量 数据传送特别有用。
九、 Intel 8259中断控制器
控制逻辑 数据 总线 缓冲器 读/写 控制 逻辑 中 断 服 务 寄 存 器 优 先 权 判 别 电 路 中 断 请 求 寄 存 器 IR0 INTA INT
计算机组成原理第8、9、10章ppt课件
2003-5-15 .
5
寄存器组织举例
2003-5-15 .
6
CPU组成（con’t）
• 总线接口
– MAR、MDR – 取指
• PC->MAR • MEM->MDR->IR
– 读操作数
• EA->MAR • MEM ->MDR->REG
– 写结果
• EA->MAR • REG ->MDR->MEM
– 中断周期
• 保存PC至MEM中的堆栈等
• 参见8.2.2和9.1
2003-5-15 .
12
取指周期
• 根据PC从MEM中 取指令
– PC->MAR
– CU向MEM发读令， 1->R
– 得到指令字， M(MAR)-> MDR
– 指令字写入指令字 寄存器，MDR->IR
– CU控制形成下一条 指令的地址， PC+1->PC
– ACC0*Ad(IR)+/ACC0* (PC)->PC
2003-5-15 .
17
中断周期
• CPU在中断周期检查是否有中断发生
• 数据通路连接方式
– 分散式 – 总线式
CLK
CU
PC
IR
REG
MAR
MDR
MEM
地址总线 数据总线
2003-5-15 .
7
指令周期
• 执行一条指令所需的时间
– 通常，不同指令所需时间不同（如乘法操作的执行周期较长） – 单周期实现
• 定长单周期：一个周期一条指令，周期宽度以数据通路最长的指令 为准
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理
17
中断的基本概念 （2/3）
2、与子程序调用的比较 （1）相同点：正常程序：主程序 中断服务程序：子程序 （2）区别： （A）子程序的执行是程序员事先安排好的； 中断服务程序的执行则是由随机的中断事件引起的，比如电 源掉电、请求I/O数据传送、现场报警等。 （B）子程序的执行往往与主程序有关； 中断服务程序可能与被中断的程序毫无关系。 （C）有可能出现多个中断事件同时请求的情况，此时， 主机就需要进行判优，进而决定为哪一个请求服务。 子程序不存在此种情况。
计算机组成原理
18
中断的基本概念 （3/3）
3、中断的作用 (1) 主机与外部设备并行工作 (2) 实现实时处理 (3) 硬件故障处理 (4) 实现多道程序和分时操作
计算机组成原理
19
CPU响应中断的条件 （1/11）
一、中断源 （1）概念：能够引起CPU中断的原因就是中断源。中断源是指形成这个原 因的设备、部件或条件。 （2）种类： • 输入输出设备。系统中的外部设备都可以设计成为以中断方式与主机 进行数据的交换，从而作为系统的中断源。 • 故障与错误。系统运行中会出现诸如电源掉电、运算出错、非法指令 等问题，它们也常采用中断方式请求CPU立即处理。 • 实时时钟。系统中的时钟定时电路是必不可少的，若定时时间到，时 钟电路就可以通过中断告知主机。 • 程序调试和软件中断。程序调试中常常采用设置中断断点的方法来观 察程序运行是否正确；有些机器的指令系统设计有软件中断指令，利用中 断机制实现操作系统的功能调用以及调试程序。需要说明一点，这类中断 是由程序员事先安排好的，和调用子程序的作用一样，与上述由外部硬件 产生的中断有些不同。
处理器在执行程序过程中，被内部或外部的事件所打 断，转去执行一段预先安排好的中断服务程序；服务 结束后，又返回原来的断点，继续执行原来的程序
中断源：引起中断的事件或原因
例如：
•外设的数据传送请求 •系统定时请求 •电源掉电等故障 •运算出错等错误 •程序异常或调试请求
计算机组成原理
16
中断的基本概念 （1/3）
通道方式
• 通道(I/O处理器)管理外设，完成传送和数据处理
外围处理机方式
• 通道方式的进一步发展，基本独立于主机工作
计算机组成原理
12
程序查询方式
CPU需要先了解（查询）外设的工作状态，然 后在外设可以交换信息的情况下（就绪）实现 数据输入或输出
对多个外设的情况， 按顺序依次查询（轮询）
将I/O端口单独编排地址，独立于存储器地址
优点：
•I/O端口的地址空间独立
• 控制和地址译码电路相对简单
FFFFF
• 专门的I/O指令使程序清晰易读
主存
缺点：
•I/O指令没有存储器指令丰富
FFFF 0
I/O 空间
空间
80x86采用I/O端口独立编址
计算机组成原理
9
I/O端口与存储器统一编址
将I/O端口与存储器地址统一编排，共享一个 地址空间
1、概念：当计算机执行正常程序时，系统中出 现某些异常情况或特殊请求，这些情况和请求 可能来自计算机内部，也可能来自计算机外部； 一旦有上述事件发生，计算机执行正常程序的 状态被中断，就是说，CPU要暂停它正在执行 的程序，而转去处理所发生的事件（通常就是 执行一段特殊程序，被称为中断服务程序）； CPU处理完毕后，自动返回到原来被中断了的 程序继续运行。
保存和交换不同的信息 数据寄存器、状态寄存器和控制寄存器占有的I/O地
址常依次被称为数据端口、状态端口和控制端口，用 于保存数据、状态和控制信息 输入、输出端口可以是同一个I/O地址 接口电路占用的I/O端口有两类编排形式
•I/O端口单独编址 •I/O端口与存储器统一编址
计算机组成原理
8
I/O端口与存储器独立编址
程序
查询方式 中断方式
DMA方式 通道方式 PPU方式
计算机组成原理
11
CPU和外设之间信息交换的方式
程序控制下的数据传送
• 通过CPU执行程序中的I/O指令来完成传送 • 程序查询方式 • 程序中断方式
直接存储器存取DMA方式
• 外设经DMA控制器向CPU申请总线，由DMA控制 器利用系统总线完成外设和存储器间的数据传送
•根据具体要求，通过编程选定I/O接口电路的多种
功能或工作方式之一
初始化程序
•选择I/O接口工作方式、设置原始工作状态等
驱动程序
•操纵I/O接口完成具体工作
硬件接口电路需要软件编程配合工作
计算机组成原理
7
I/O端口的编址
I/O端口（Port）泛指I/O地址，对应I/O接口寄存器 一个接口电路可以具有多个I/O端口，每个端口用来
示意图
内部结构
•数据寄存器：保存微处理器与外设之间交换的数据 •状态寄存器：保存外设当前的工作状态信息 •控制寄存器：保存微处理器控制接口电路和外设操
作的有关信息
外部特性
•面向微处理器一侧的信号：与微处理器总线类似 •面向外设一侧的信号：与外设有关
计算机组成原理
6
I/O接口的软件编程
接口电路具有可编程性（Programmable）
白中英 邝坚，计算机组织与结构·网络版，科 学出版社，2003
第8章 输入输出系统
I/O接口概述 8.1 CPU对外围设备的管理方式 程序查询方式 8.2 程序中断方式 8.3 DMA方式接口硬件电路和I/O管理软件
I/O接口（电路）→6.2.2
优点：
FFFFF
• 不需要专门的I/O指令
• I/O数据存取灵活
缺点：
• 占去部分存储器空间
主存 部分
存储器空间
• 程序不易阅读（在汇编语言级
I/O
不容易区别访问存储器和访问外设）
部分
00000
计算机组成原理
10
8.1 CPU对外围设备的管理方式
I/O控制方式
主要由程序实现
主要由附加硬件实现
程序
计算机的外围(外部)设备多种多样 工作原理、驱动方式、信息格式、以及工作速
度方面彼此差别很大
外设不能与CPU直接相连，必须经过中间电路 （I/O接口电路）再与系统相连
I/O接口电路是位于系统与外设间、用来协助 完成数据传送和控制任务的逻辑电路
CPU
接口 电路
外设
计算机组成原理
4
I/O接口的典型结构
有查询和传送两个环节 实际中常引入超时判断 查询需大量时间，效率较低
计算机组成原理
13
查询输入接口
读取状态端口查询外设状态，若已就绪，读取 数据端口得到外设提供的数据
计算机组成原理
14
查询输出接口
读取状态端口查询外设状态，若已就绪，将数 据写入数据端口输出给外设
计算机组成原理
15
8.2 程序中断方式
计算机组成原理第八章课件(白 中英版)
计算机组成原理
1
教材
白中英，计算机组成原理·网络版，科学出版 社，2002
参考书
石磊，计算机组成原理·第2版, 清华大学出版 社，2006
钱晓捷，微型计算机原理及应用, 清华大学出 版社，2006
王爱英,计算机组成与结构·第3版, 清华大学出 版社，2001