基于FPGA的多路光电编码器数据采集系统
基于FPGA的多通道数据采集系统设计
基于FPGA的多通道数据采集系统设计大地电磁场携带着地球内部的结构、构造、温度、压力以及物质成分的物理状态等信息，为人们讨论板块运动的逻辑、追溯地球的演变历史提供了科学依据。
大地电磁探测是讨论大陆岩石圈导电性结构的有效办法之一，使人们从电性角度熟悉地球内部的构造形态，达到了解地下不同深度地质状况的目的。
该技术应用前景广泛，可用于地下更深层找矿、找水、找油、监测海底潜艇等，对国民经济和国防的进展都有重要的推进作用。
最常用的数据采集计划多以为核心，控制多路信号的采集及处理。
但因为本身的命令周期以及处理速度的影响，对于多通道A/D举行控制及数据处理，一般的MCU往往不简单达到要求。
考虑到器件的高集成度、内部资源丰盛、特殊适合处理多路并行数据等显然优于一般微处理器的特点，并针对大地电磁数据采集系统对实时性和同步性的要求，本文提出了一种多通道数据采集计划。
采纳FPGA与相结合的设计，采集主控制规律用FPGA实现，ARM用来实现采集数据的存储和数据传输控制。
1 系统总体结构系统总体结构1所示。
A/D转换器采纳TI公司的24位高精度模数转换器ADS1255；FPGA采纳公司的EP2C35；ARM为ARM9内核的处理器。
双口RAM由EP2C35内部存储器块配置而成，该双口RAM与ARM的系统相连，映射为ARM的一块内存区。
AD前端处理的作用是实现对信号的放大、衰减以及阻抗匹配，从而满足对输入信号的要求。
滤波网络滤除高频噪声和工频信号的干扰，增益放大通过ARM给出的控制信号实现对模拟信号的不同增益的放大处理。
ADS1255负责把模拟电信号转换成数字信号，可以通过功能挑选设置ADS1255工作在不同的工作模式下。
ADS1255的工作时钟由FPGA 提供，转变FPGA输出时钟的频率就能实现AD采样率的转变。
FPGA并行控制5路AD的数据采集，并把采集到的各路数据按挨次以字节的形式写入双口RAM中缓存。
FPGA对双口RAM的数据写入和ARM对数据的读取是通过乒乓传输结构实现的。
基于FPGA的多路光电编码器数据采集系统
>%
!"
!!!!!" 设计与制造 !"
’I 引I 言 现今， 光电编码器被越来越多地用于角度的测量， 由于 它在测量角度方面的优越性， 已成为一种重要的角度传感 器， 本设计中的角度传感器是采用光电编码器来实现的。 以往对单路角度传感器 （ 光电编码器） 数据信号进行四倍 频以及辨向处理时， 多采用门级电路搭建的电路板 片机和 :;<= 编程
图 B" 串行发送流程图 #$% B" #1.? *09+( ./ 5-+$91 49(9 (+935/-+
万方数据 辨向， 真值表如表 *， 表 " 所示。
第 ! 期" " " " " " " " " " " " 叶" 东等： 基于 #$%& 的多路光电编码器数据采集系统" " " " " " " " " " " " " ?J 波特率为 ’ ()) *+, - .， /位 " " 串行输出的主要参数的选择： 有效位、 无奇偶校验位、 0 位停止位。串行通信中， 必须有 时钟脉冲信号对所传送的数据进行定位和同步控制， 设计 中， 采用的时钟频率时波特率的 1 倍 （ 0’ 1)) *+, - . ） 。发送 过程： 串口模块初始状态是等待状态， 接收到触发信号 2+234 56 则进入发送过程， 先发送起始位， 再发送 / 位比特数， 每 位宽度为 1 个周期， 当一个字节发送完毕后， 发送一个停止 位， 回到等待状态。 !" 调试与仿真 如图 ! 所示， 7389,0 : 7389,( 为六路角度传感器输入信 号经过四倍频、 辨向、 计数后的仿真波形。 ;0 : ;( 为角度 传感器输入的零位信号， <= 为输出使能信号。其中， 第二 路仿真角度传感器反向旋转的过程， 所以， &1 信号滞后 >1 信号 0 - ? 周期， 7389,1 计数器为负值。本系统仿真中使用 的方波频率为 0’@ 0 ABC， 而所使用的角度传感器每旋转一 周输出的方波个数为 0 1’( ))) 个， 按照每秒旋转一周计 算， 方波信号频率为 0@ 1 ABC， 仿真信号频率满足要求。
基于FPGA的多通道数据采集系统设计与实现
基于FPGA的多通道数据采集系统设计与实现摘要：近年来，随着国内航空事业的高速发展，现代空情变得日益复杂，航管雷达目标数据和地空话音通信数据作为航空空情数据保存以及事故分析的主要手段，在空管自动化系统中发挥越来越重要的作用。
其记录系统运行的稳定性、数据记录和回放的真实性是重要空情重演、异常事故分析准确可靠的关键因素。
在航管系统应用中，记录重演系统往往具有数据量大、记录通道多，数据的可靠性、实时性以及设备模块化要求高，并且要求长时间持续不断地进行记录和处理。
为此，文章对基于FPGA的多通道数据采集系统设计与实现方面展开详细研究，希望能够给相关人士提供重要的参考价值。
关键词：数据采集；信号处理；FPGA引言：为适应当前日益复杂的空情，提高航管数据采集的精确性和可靠性，设计了一种多通道雷达话音数据采集系统。
给出了系统硬件设计架构，利用FPGA作为数据采集和逻辑控制核心，实现了16路话音数据编解码以及８路雷达数据采集和转换。
应用层软件采用多线程开发技术和原子访问内存共享设计方案，提高了业务运行的效率以及系统的可靠性。
硬件电路及应用软件实现均采用模块化设计，具有良好的可移植性。
最后，对设计的系统进行了多通道话音和大时段大数据量雷达数据采集回放测试，并对话音和雷达数据采集误差精度进行了分析，验证了系统的可靠性和精确性。
1、系统硬件架构设计数据采集系统硬件系统由以下几个模块组成：MCU控制模块、FPGA算法模块、RS232雷达数据接收串口、FXO/FXS语音、时钟模块、电源模块、连接器等；其中MCU系统是本板的控制单元，完成对板上芯片初始化、性能检测以及通过串口实现本板与其他单板的通信；FPGA模块主要对采集的雷达数据和语音信号进行监控和记录，实现机场空管部门指挥调度的语音通话和雷达探测数据的同步记录和同步回放功能；RS232雷达数据采集串口模块实现简化的三线异步RS232接口的电平转换；FXO/FXS语音模块完成FXO/FXS语音信号的数字化，支持软件切换FXS或者FXO工作模式；时钟模块负责时钟产生、时钟驱动，为各模块提供所需要的时钟；电源模块提供整板各模块所需要的工作电压。
基于FPGA的多路光电信号采集存储系统设计
基于FPGA的多路光电信号采集存储系统设计党浩淮;赵冬娥【期刊名称】《光电技术应用》【年(卷),期】2014(000)001【摘要】In the view of the problem on the measurement of projectile coordinate based on laser screen that needs massive optical signals, the design of massive optical signals acquisition and storage system is proposed. FP-GA is used as the chip of acquisition and control and FLASH is used as the chip of storage. The collected photoelec-tric signals are temporarily placed in the FPGA build-in FIFO, and then these signals are processed in the FPGA and stored in the FLASH, and USB interface is used to communicate with computer. The simulation results show that the system could collect and store 64 digital signals successfully, it has flexible structure, simple operation, ac-curate data and large storage.%针对激光光幕法测试弹丸坐标时需要采集多路光电信号的问题，提出了以FPGA为采集及控制芯片，以FLASH为存储芯片的多路光电信号采集与存储系统的设计。
一种基于FPGA的多通道数据采集系统设计
一种基于FPGA的多通道数据采集系统设计简志景0#4#梁昊-4(1.中国科学技术大学核探测与核电子学国家重点实验室，安徽合肥230026；2.中国科学技术大学近代物理系,安徽合肥230026)摘要：设计并实现了一种基于FPGA的四通道数据采集系统$系统由65MS/s的模数转换器AD9219实现对信号的高速采样$为满足采集数据实时存储的要求，设计了高速、大容量的DDR2硬件电路和接口逻辑$采集数据可通过USB接口上传至上位机，上位机负责数据的保存、处理和显示，同时控制数模转换器以直接数字合成的方式输出波形$测试结果表明，系统运行稳定可靠，可灵活控制$该系统为高性能数据采集提供了一套包括软硬件的整体解决方案，可以满足低温等离子诊断的要求$关键词：现场可编程门阵列；多通道数据采集；模数转换器；DDR2SDRAM中图分类号：TP216文献标识码：A DOI:10.19358/j.issn.2096-5133.2020.09.002引用格式：简志景,梁昊.一种基于FPGA的多通道数据采集系统设计[J].信息技术与网络安全,2020,39 (9):6-11.Design of multi-channel data acquisition system based on FPGAJian Zhijing1，2,Liang Hao1，2(1.State Key Laboratory of Particle Detection and Electronics,University of Science and Technology of China,Hefei230026,China；2.Department of Modern Physics,University of Science and Technology of China,Hefei230026,China)Abstract:A four-channel data acquisition system based on FPGA is designed and implemented.The system uses65MS/s Analog-to-Digital Convert(ADC)AD9219to realize high speed sampling.In order to meet the requirements of real一time storage of collected data,a high-speed and high-capacity DDR2hardware circuit and interface logic are designed.ADC data can be uploaded to the host computer through the USB interface.The host computer is responsible for the data storage,processing and visualizing.It can also control the Digital-to-Analog Convert(DAC)to output waveforms in the way of direct digital synthesis.The test results show that the system is stable,reliable and can be controlled flexibly.The system,including software and hardware,provides an overall solution for high-performance data acquisition,which can meet the requirements of low-temperature plasma diagnosis.Key words:FPGA；multi-channel data acquisition；ADC；DDR2SDRAM0引言在低温等离子体诊断领域,Langmuir单探针方法由于结构简单、测量范围大和结果可靠而被广泛应用#目前以单片机为主控芯片的传统诊断设备采样率较低,一般不超过400kS/s[1],甚至只有38kS/s[2],这些设备的ADC数据接口通常采用SPI或I2C,数据传输能力有限,而且数据处理大多依赖软件设计,难以满足现在高速、高精度、长时间和大容量的测量要求[3]$准确高效地获取这些数据对等离子体特性的研究有重要意义$为了提高诊断结果的准确性,需要采集大量的实验数据$本文提出了一套基于FPGA的四通道数据采集硬件系统,每通道采样率为65MS/s,硬件中的ADC与FPGA之间采用高速LVDS信号进行数据传输,并且完成了基于.net框架下WPF技术的上位机可视化软件开发，实现了高速、大容量的数据采集、处理和显示$该系统可以由上位机灵活控制并长期稳定运行$1系统总体架构设计FPGA作为主控芯片控制数模转换器(DAC)输出 激励波形如三角波、锯齿波和正弦波等，波形的幅度、频率和相位等均可由用户在上位机设置#DAC 产生的波形信号经过电压放大和功率放大后施加在等离子体上进行扫描$通过采样电阻将微弱的电流信号转换为电压信号，放大后的电压信号被模数转换器(ADC)采集%传输给FPGA并缓存在DDR2中，当缓存达到所要求的数据量时,上位机控制FPGA 将DDR2中的数据通过USB上传、保存、处理和显示$系统总体结构如图1所示$图1系统总体框图2器件选型2.1FPGA选型FPGA作为系统控制的核心,为系统提供了足够强大的可重构能力，选型时需要兼顾性能与成本$本设计选用了Intel公司Cyclone III系列的EP3C25F324C6芯片=4>,该芯片成本低，具有丰富的逻辑资源，包括24624个逻辑单元，608256bit片上存储空间,4个锁相环，215个可用I/O，其中高速差分引脚83对，最高数据速率875Mb/s，C6系列速度等级最高，可支持最高200MHz时钟频率的DDR2，完全能够满足系统的要求$为FPGA设计了JTAG和AS两种配置接口，JTAG可以将配置逻辑下载到FPGA并使用SignalTap读回数据，方便调试，但由于SRAM工艺的FPGA掉电后数据不能保存，因此需要AS方式将配置逻辑烧录到非易失性的EPCS中存储$2.2ADC选型为了实现对等离子体数据的高速数字化，系统采用了ADI公司的AD9219模数转换芯片=5>，AD9219是内置4个独立通道的ADC，采样率为65MS/s，分辨率10bit$AD9219的模拟输入和数字输出都是差分信号，输出为650Mb/s的高速LVDS信号，差分输入范围为2Vpp$2.3其他器件选型DAC采用了双通道12位的AD5405，刷新频率可以达到21.3MS/s$DAC电路设计为单极性输出，输出电压符合：!our=-!關!"⑴其中!ref为DAC的参考电压，D为从0到4095的数字码值，分辨率#为12$DDR2SDRAM存储芯片选用了Micro公司的MT47H32M16NF颗粒$DDR2在与FPGA进行连接时，应将DDR2的DQS管脚和DM管脚与FPGA中相关管脚相连，因为通过这些管脚的信号工作频率较高，对信号完整性要求也比较高$FPGA不同Bank所能支持DDR2的最大工作频率不同两，使用底部或顶部Bank可以支持到200MHz，而左右Bank仅能支持到167MHz$本设计选择了底部Bank放置相关接口，在200MHz工作频率下理论带宽可达6400Mb/s，可以满足四通道ADC共计2600Mb/s的数据传输要求$容量为512Mb，用来缓存获取的大量数据$ 3FPGA逻辑本设计采用Verilog语言在Quartus II13.0上实现了ADC数据采集%DDR2控制和直接数字合成(DDS)等功能，在完成仿真％综合％布局布线后，生成了下载文件#FPGA总体逻辑框图如图2所示#IJSB 图2FPGA总体逻辑框图I)I)R2a nm1—Kt\r ir v Controller—丿3.1ADC数据采集逻辑FPGA在接收ADC输出的高速LVDS串行信号时，需要考虑数据输出时钟(Data Clock Output，DCO)边沿与数据边沿所存在的相位差，这种相位差主要来自ADC自身，AD9219中约为770ps,此外_不同的电路板走线长度也会产生延时差，在硬件布局布线设计中可以对板上走线延时设置约束,本设计中时钟和数据走线延时差小于5ps。
基于FPGA的多路数据采集系统设计
２０１５年 ／ 第１期 物联网技术 ４５
Copyright©博看网 . All Rights Reserved.
可靠传输 Reliable Transmission
clk
start
oe
eoc
aaa
ale
din [7..0]
dout [7..0]
图 3 ADC0809 控制模块
clk
d
cb
sign
cin[7..0]
din[2..0]
图 4 二进制数字信号变串行码输出模块 aaa 和 cb 模块的工作时钟 65 kHz 和 2 Hz ；分别用分频 模块 clk_a 和 clk_b 对主时钟 50 MHz 分频获得。 1.6 主控器设计 主 控 器（ 主 机） 对采集 到的各路 数 据 进 行采集 和显 示。 采集包括循环采集（即 1 路、2 路、……、8 路、1 路……）和 选择采集（任意一路）。主控器顶层 Block 原理图如图 5。具体 每个模块用 VHDL 代码在 Quartus II 9.1 实现。 keyboard 模块为键 盘扫描模块。其功能是 ：按 9 号键 循环显示各路数据和通道号 ；按 1-8 号任意一个键显示任意 一路通 道号和电压 数 据。key_hang[3..0] 接矩阵键 盘行线 ； FPGA 控制循环输出行信号“1110”、“1101”、“1011”、“0111”。 当没有键按下时，key_lie[3..0] 列信号输入端检测到的是“1111”。 当有键按下时，例如按下 1 键，此时 key_hang[3..0] 行信号输
易升级、低功耗等优点。实验结果显示，本系统可以采集的电压值变化范围为0~5 V，精确度能达到0.02 V。系统显示可以实现
单通道显示与多通道巡检显示切换。
基于FPGA的多通道数据采集系统设计
基于FPGA 的多通道数据采集系统设计Design of multi-channel data acquisition system based on FPGA刘欣萌LIU Xin-meng（西安航空学院，西安 710077）摘 要：为了对多路图像数据能够同时进行采集，打包，发送到上位机，提出了基于FPGA的多通道数据采集的方案。
采用FPGA+异步RS422总线+千兆以太网的硬件平台和每一路图像数据循环采集的算法，实现了多路图像数据通过异步RS422串行总线进入FPGA处理，再通过千兆以太网发送到上位机。
在FPGA中，对每一路图像数据单独加MAC地址，IP地址，UDP帧头和通道号标记，采用多通道数据循环采集算法，克服了出现丢失某一通道图像数据的现象和通道数错乱现象。
以5台摄像模块作为数据源进行试验，结果表明，每一路图像数据完全正确传送到上位机进行显示，图像数据未出现丢包，错误，马赛克等现象，满足预期要求，达到了检测传输多路数据的目的。
关键词：多通道数据采集；FPGA逻辑控制；千兆以太网中图分类号：TP274.2 文献标识码：A 文章编号：1009-0134(2017)02-0036-05收稿日期：2016-09-27作者简介：刘欣萌（1990 -），女，陕西西安人，助教，硕士研究生，研究方向为综合交通运输网络布局等。
0 引言数据采集，是指将采集到的数据进行传输、处理、存储及显示等的操作设备[1]，数据采集系统是数据采集结合基于计算机的测量软硬件产品来实现灵活的、用户自定义的测量系统。
目前被广泛应用于航空航天、交通运输、电子测量、雷达等领域[2～5]。
国内数据采集系统，受超高速率、超大数据量以及钟同步等重要指标制约[6]。
传统的设计形式存在一次只采集一路数据且传输距离较短、容易丢包等缺陷，已经远远不能满足实际工程应用的需要。
另一方面，从设计的角度考虑，因为同时采集并传输多路数据要兼顾准确性和速度等众多因素，所以必须采用新的设计思路与方法来实现，以保证数据采集的稳定性和可靠性。
一种基于FPGA的多通道数据采集系统设计与实现
一种基于FPGA的多通道数据采集系统设计与实现随着科技的发展和应用场景的日益多样化，对于数据采集系统的需求也愈发增长。
在许多应用领域中，需要同时采集多个通道的数据，并实时进行处理和分析。
为了满足这一需求，一种基于FPGA（现场可编程门阵列）的多通道数据采集系统应运而生。
本文将重点介绍这种系统的设计与实现。
在设计过程中，首先需要确定系统的性能指标和需求，以便为后续的设计和实施提供指导。
多通道数据采集系统的主要任务是同时采集多个通道的信号，并将其传输给后续的处理单元或存储单元。
因此，系统的设计需要考虑以下几个方面：1.采样率：系统需要能够支持高速的数据采集，以确保采集到的数据具有足够的准确性和精度。
因此，系统的设计中需要考虑到采样率，并选择适当的硬件资源来满足性能需求。
2.通道数：系统需要支持同时采集多个通道的数据。
这涉及到选择适当的输入接口和数据传输协议，并设计合理的硬件电路来实现这一功能。
4.实时性：多通道数据采集系统需要能够实时地采集和传输数据，以满足实时处理和分析的需求。
为了实现实时性，可以利用FPGA的并行计算和高速数据交换的能力，通过合理设计硬件电路和流水线，来提高系统的处理速度。
基于以上需求和考虑因素，可以按照以下步骤设计并实现多通道数据采集系统：1. 确定输入接口和传输协议：根据系统的应用场景和需求，选择适当的输入接口和数据传输协议。
例如，如果需要采集模拟信号，则可以选择适当的模数转换器（ADC）作为输入接口；如果需要高速数据传输，则可以选择PCIe或Ethernet等传输协议。
2.硬件电路设计：设计合理的硬件电路来实现多通道数据采集功能。
这涉及到选择适合的FPGA芯片，并设计模数转换电路、数据缓冲区和数据传输电路等。
3. 编程和配置：选择合适的开发工具和编程语言，对FPGA进行编程和配置。
可以选择使用相关的开发工具和设计语言，如VHDL（VHSIC Hardware Description Language）或Verilog等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
>%
!"
!!!!!" 设计与制造 !"
’I 引I 言 现今， 光电编码器被越来越多地用于角度的测量， 由于 它在测量角度方面的优越性， 已成为一种重要的角度传感 器， 本设计中的角度传感器是采用光电编码器来实现的。 以往对单路角度传感器 （ 光电编码器） 数据信号进行四倍 频以及辨向处理时， 多采用门级电路搭建的电路板 片机和 :;<= 编程
［$］ 字硬件 电 路 设 计 的 理 想 首 选 。 :;<= ] B;^K 既 继 承 了
=_[B 的大规模、 高集成度、 高可靠性的优点、 又克服了普通 =_[B 设计周期长、 投资大、 灵活性差的缺点。 :;<= 的集成 度很高， 可完成极其复杂的时序和组合逻辑电路功能， 适用 于高速、 高密度的高端数字逻辑电路设计领域。
*+,+ +-./010,023 141,56 728 6/9,0:95 53-28;581 <+15; 23 !"#$#
J@ K1)78 ，LMNO L50PQ.08 ，LM=R< F0(1" ，;@R< <,1P4(18
（ %= *5:+8,653, 27 $/,26+,0- >51, +3; ?23,829， @+8<03 A31,0,/,5 27 >5-B3292C4， @+8<03 %&’’’% ， ?B03+； (= *5:+8,653, 27 "B410-1， @+8<03 D286+9 E30F5810,4， @+8<03 %&’’)’ ， ?B03+） $<1,8+-, ：= S0)+ 1T +(3( -166.-301) *2*3.4 1T 4,630U6. .)-1+.’* 0* 0)3’1+,-.+ V(*.+ 1) :;<=， 0)-6,+0)7 T,)-301)， U’0)-0U6.， U’17’(44. ()+ -0’-,039 &5. T1,’ U’04(’2 T,)-301)* (’. 0)3’1+,-.+，*,-5 (* T1,’ T16+PT’.W,.)-2 *,V+0X0*01)， +0’.-301)PY,+74.)3， -1,)3.’ ()+ *.’0(6 -144,)0-(301)9 &5. T1,’ T16+PT’.W,.)-2 *,V+0X0*01) 0* ’.(60Z.+ 1) 35. V(*0* 1T *-(’U 1T Q(X. *5(U.， ()+ 35. +0’.-301)PY,+74.)3 0* ’.(60Z.+ 1) 35. V(*0* 1T U5(*. -5()7. (T3.’ ()(62Z0)7 Q(X. *5(U.9 &5. U’17’(44. 0* 0) ?,(’3,* [[， ()+ 35. +.*07) 0* V(*.+ 1) @;:8#A"#&B8>>CD 1T =63.’(， ()+ 35. ’.*16,301) 0* 8E9 &5. U’17’(44. 0* +.*-’0V.+ 0) +.3(06* Q035 *04,6(301) Q(X.T1’49 G54 H28;1： .)-1’+.’*；T1,’ T16+PT’.W,.)-2 *,V+0X0*01)；+0’.-301)PY,+74.)3 %I 方案设计 其多路输入信 本系统是基于 :;<= 的数据采集电路， 号来自 $ 个高精度角度传感器— —光电编码器。每个角度 传感器均分别输出两路周期相同、 相位差为 G#‘ 的方波信 号以及一个零位信号， 设其中一个角度传感器输出的方波 信号为 = 和 F， 零位信号为 L。当需要对计数器进行正计 数时， = 信号的上升沿及下降沿均超前 F 信号 8 ] > 周期； 反 之， 当需要对计数器进行逆计数时， = 信号的上升沿及下降 沿均滞后 F 信号 8 ] > 周期。根据 = 信号相对于 F 信号的 超前与滞后， 计数器即可相应地做出加计数或减计数的判 断。 图 8 给出了角度传感器有信号输入时 =， F 信号的变 化情况。图中， 前半部分为正计数， 后半部分为反计数。根 据接收到的输入信号相位差和 =， F 信号变化的周期数来 使用计数器进行计数， 就可以测算出角度传感器传来的数 据的具体信息。
收稿日期： "##% C 8" C "% 国家自然科学基金资助项目 （ %#"#%##H ） #基金项目：
!!!!!"
基于 !"#$ 的多路光电编码器数据采集系统 #
叶! 东8 ，周志炜8 ，张! 飚" ，彭国茂8
（ % 9 哈尔滨工业大学 自动化测试与控制系， 黑龙江 哈尔滨 %&’’’% ； ( 9 哈尔滨师范大学 物理系， 黑龙江 哈尔滨 %&’’)’ ） 摘! 要：介绍了一种基于现场可编程门阵列 （ :;<=） 的多路光电编码器数据采集系统， 包括其功能、 原理、 软件编程和硬件实现电路。描述了该电路的 > 个主要功能： 四倍频细分、 辨向、 计数及串行通讯。根据波 形的跳沿实现四倍频细分； 通过对波形相位的分析， 采用基于相位变化的设计原理实现辨向。整个系统在 ?,(’3,* !软件环境下实现编程， 应用 =63.’( 公司的 @;:8#A"#&B8>>CD 型芯片作为硬件载体， 角度分辨力 可达 8E。最后， 给出了详细的编程和仿真波形。 关键词：光电编码器；四倍频细分；辨向 中图分类号：&;"8"9 8>! ! ! 文献标识码：F! ! ! 文章编号：8### C GHIH （ "##$ ） #% C ##>% C #D
， 单
来实现。其中， 使用电路板或单片机
万方数据
! ), ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! 传 感 器 与 微 系 统! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! 第 "# 卷
表 !" ; 信号跳变真值表 <9= !" <+’(0 (9=1- ./ ; 5$%391 *.’3($3% ( * * 图 !" 角度传感器的输出信号 #$% !" &’()’( *’+,- ./ )0.(.-1-*(+$*$(2 -3*.4-+5 / / * / * / 计数器 9* O* O* 9*
! ! 本文中， 数据采集系统要完成的主要任务为： 利用 $%& ’( 芯片完成六路角度传感器信号处理、 四倍频及判向功 能， 设计 ") 位计数器， 实现数据的锁存、 清零以及数据传 输， 系统功能框图如图 " 所示。
表 6" 7 信号跳变真值表 <9= 6" <+’(0 (9=1- ./ 7 5$%391 *.’3($3% ( * * / / * / * / 计数器 O* 9* 9* O*
图 >" 辨向与计数流程图 #$% >" #1.? *09+( ./ 4$+-*($.3@A’4%:-3( 934 *.’3($3%
"5 "! 数据锁存
方波信号经过四倍频并计数后所得到的 , 组数据， 当 需要向上位机传输时， 因为内部各计数单元工作属于动态 过程， 因此， 在向外部传输数据时， 需先将 , 组数据分别存 入 , 个锁存器中再读取数据， 以保证读出稳定的数据。在 本设计中， 锁存器是由 IJK@ 语言描述的同步锁存器。所 谓同步锁存器指的是复位和加载功能全部与时钟同步， 复 位端的优先级较高。在数字系统设计时， 采用完全同步的 锁存器， 可以避免时序错误。
［>， %］ ［8 \ D］
的方法通用性差、 编译复杂、 电路板庞大、 而且， 响应其他事 件的实时性变差， 不适合用于运算速度快， 且多路输入的数 据采集计算任务。随着电子设计技术的飞速发展， 用户现 场可编程门阵列 （ :;<= ） 的复杂程度越来越高， 其所具备 的功能也越来越多， 芯片也向小型化发展， 逐步成为复杂数
图 #" 输出仿真波形图 $%& #" ’()*() +%,(-.)%/& 01.2)
3" 结" 论 本设计经过仿真、 编译实现后， 将代码下载至 =$D0??0 可编程配置芯片， 属于主动配置模式。在接口模块上电后， =$D0??0 自动对 =$#0)E1)FD0?? GH 芯片进行配置。该芯 片成功地完成了对六自由度坐标测量系统输出信号的处 理， 性能稳定可靠。如果在此设计的基础上载译码驱动等 外围电路， 即可直接与 $D 机连接， 或者加上显示电路单独 使用。 参考文献：
! ! 由表 * 、 表 " 可知， 当信号 ( 和 - 发生跳变时， 对(和 - 进行异或逻辑运算， 即可判断对计数器进行加操作还是
图 6" 系统功能框图 #$% 6" 71.*8 4$9%+9: ./ 525(-: /’3*($.3
减操作。流程图如图 : 所示。
! ! 图中， (* + (, ， -* + -, 为六路角度传感器输出的相位 差为 ./0 的方波信号、 1* + 1, 为零位信号、 数据为串行输 出、 23 为使能信号， 控制锁存器存储数据和输出数据。 本设计中， 角度传感器提供输入信号， 其精度要求高， 若对角度的测量要求分辩力到 *4 甚至 /5 *4， 则信号频率相 对较高。根据设计要求， 估算整个电路所需要的管脚和宏 单元的个数， 以及以后系统的可升级空间， 本设计选用芯片 3%$*/6"/78*))9: 。它是 (;<=>? 公司 $@3A*/6 系列产品 之一， 是一种嵌入式可编程逻辑器件， 采用 8B2C CD(B 制 造工艺， 使用 CD(B 来存储编程数据， 具有在系统中可编程 特性。 3%$*/6"/78*)) 9: 具有高密度、 高速度、 低功耗等 特点。芯片内含有专用进位链， 级联链以及快速通道， 故其 互连方式十分灵活。 6" 具体电路设计 本系统的主要功能通过 (;<=>? 公司 EF?><FG HH 软件系 统提供的集成化文本编辑程序实现， 即硬件描述语言输入 方式。该方式适合于输入和编辑诸如 IJK@， I=>L;MN JK@， (;<=>? 公司的 (JK@ 等硬件描述语言的设计输入文件。硬 件描述语言输入方式的特点是效率较高、 结果也较容易仿 真、 信号观察也比较方便， 而且， 在不同的设计输入库之间 转换非常方便， 下面介绍系统主要电路的设计。