《数字电子技术基础》复习指导(第四章)
数字电子技术第四章(阎石第六版)
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
《数字电子技术基础》第四章习题答案
第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。
CP=0时，不接收D 的数据；CP=1时，把数据锁存。
(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。
(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。
A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。
DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。
1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。
数字电子技术基础(第四版)-第4章-组合逻辑电路解析
1
Y (Y1Y2Y3) ' (( AB) '(BC) '( AC) ') '
2
Y AB BC AC
9
最简与或 表达式
3
真值表
4
电路的逻 辑功能
Y AB BC AC
3
ABC 000 001 010 011 100 101 110 111
Y
当输入A、B、
0
C中有2个或3
第四章 组合逻辑电路
学习要点
了解组合逻辑电路的特点和工作原理。 掌握组合逻辑电路的分析、设计方法。 了解组合逻辑电路中的竞争冒险现象。
1
4.1 概 述
2
数字电路
组合逻辑电路：t时刻输出仅与t时刻 输入有关，与t以前的 状态无关。
时序逻辑电路：t时刻输出不仅与t时刻 输入有关，还与电路过 去的状态有关。
编码器：把指令或状态等转换为与其对应 的二进制信息代码的电路。
普通编码器 优先编码器
22
23
一、二进制编码器
设：编码器有M个输入，在这M个输入中， 只有一个输入为有效电平，其余M-1个输入 均为无效电平。有N个输出。则二者之间满 足M≤2N的关系。
二进制编码器——将一般信号编为二进制代 码的电路。
Y F( A)
5
组合电路的特点： 1. 输出仅由输入决定，与电路之前状态无关； 2. 电路结构中无反馈环路（无记忆）； 3. 能用基本门构成，即任何组合逻辑电路都能
用三种基本门实现。
6
4.2 组合逻辑电路的 分析和设计
7
4.2.1 组合逻辑电路的分析
8
逻辑图 例1：
1
逻辑表 达式
数字电子技术基础-第4章--
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD 和SD 不受CP和D信号的影 响，具有最高的优先级。
RD
D
SD
二、CMOS主从结构的触发器
1．电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。
CP G1 D T G1
1
Q' G2
1
CP Q' T G3
Q 从 触 发 器
Q
G1
&
&
G2
G3
&
&
G4
Q' 主 触 发 器 G5 & &
Q' G6 1 G9
G7
&
&
G8
R
CP
S
主从RS触发器的缺点 R、S不能同时为1，即有效的输入电平 主从JK触发器可解决此问题
（二）主从JK触发器
主从RS触发器的缺点： 使用时有约束条件 RS=0。
CP G1 D T G1
1
Q' G2
1
CP Q' T G3
Q G3
1
Q G4
1
CP CP T G2 主触发器 CP 从触发器 CP
CP T G4
CP
3 ．具有直接置0端RD和直接置1端SD的CMOS边沿D触发器
集成触发器
一、集成触发器举例
1．TTL主从JK触发器74LS72
Q ┌ Q Vcc S D CP K3 K2 K1 ┌
CP J K
t CPH
t CPL
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电子技术复习提纲
第六章：
1、时序电路的特点； 2、时序电路的分析； 3、计数器的特点；用已知的集成计数器组成N进制计数器：如：74LS163、 74LS160。 4、寄存器的特点；用移位寄存器构成的环形计数器和扭环形计数器的特点。C和DAC性能优劣的主要标志；
2、ADC一般需通过采样、保持、量化和编码4个过程才能完成；
第四章： 1、组合电路的特点； 2、组合电路的分析； 3、组合电路的设计：用74LS138或74LS151设计组合电路。 4、常用的组合电路的工作原理及使用。 第五章： 1、R-SFF、DFF、J-KFF、TFF、T’FF的特性方程和相互转换； 2、不同触发方式的触发器的动作特点； 3、画波形。
第九章： 1、三种电路的特点及主要应用； 2、已知施密特触发器的电压传输曲线，如何计算VT+、VT-及ΔVT；已知输入 波形对应画出输出波形。 3、会画用555定时器构成的三种电路、各电路主要参数的估算。
3、转换依据：
n 1
v0 k (Di 2i ) i0
考试题型：
1、填空题：（26分） 2、判断题：（10分） 3、单项选择题：（10分） 4、分析、计算题：(11分) （1）分析用74LS161或74LS160组成的计数器。 （2）分析用74LS138或74LS153（74LS151）组成的组合电路 。 5、画波形：(19分) （1）求施密特触发器的主要参数，且画输出波形； （2）用DFF、J-KFF组成电路，写出驱动方程、状态方程和输出方程，且画出 各输出波形。 6、设计题：(24分) （1）用74LS138或74LS153（74LS151）设计组合电路； （2）用74LS161或74LS160设计N进制计数器。 （3）用555组成的单稳态电路或多谐振荡器，且估算电路的主要参数。
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。
解:图(a):;;真值表如下表所示:其功能为一位比较器。
A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。
图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。
图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。
解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。
试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。
解:该电路得输入为,输出为。
真值表如下:由此可得:完成二进制至格雷码得转换。
完成格雷码至二进制得转换。
4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。
试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。
解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。
4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。
解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。
灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。
试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。
解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。
数字电子技术基础第四章重点最新版
发
这种触发方式称为边沿触发式。
器
EXIT
集成触发器
主从触发器和边沿触发器有何异同？
空翻可导致电路工作失控。
EXIT
集成触发器
4.3 无空翻触发器
主要要求：
了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式， 并进行波形分析。
EXIT
集成触发器
一、无空翻触发器的类型和工作特点
主
工作特点：CP = 1 期间，主触发器接收
从 输入信号；CP = 0 期间，主触发器保持 CP
EXIT
集成触发器
2. 工作原理及逻辑功能 Q 0 触发器被工置作0原1理Q
G1 11
1 SD
输入 RD SD 00 01 10 11
输出 QQ
01
G2
RD 0 功能说明
触发器置 0
EXIT
2. 工作原理及逻辑功能
集成触发器
Q 1 触发器被置 1 0 Q
G1
0 SD
输入 RD SD 00 01 10 11
触发器置 0 触发器置 1 触发器保持原状态不变
EXIT
2. 工作原理及逻辑功能
Q 1
G1
0 SD
输入 RD SD 00 01 10 11
输出
QQ 不定
01 10 不变
集成触发器
Q
输出既非 0 状态，
1 也非 1 状态。当 RD 和 SD 同时由 0 变 1 时， 输出状态可能为 0，也
G2 可能为 1，即输出状态 不定。因此，这种情况
EXIT
四、一些约定
集成触发器
1态： Qn=1，Qn=0 0态： Qn=0，Qn=1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章组合逻辑电路
一、本章知识点
(一)概念
1.组合电路：电路在任一时刻输出仅取决于该时刻的输入，而与电路原来的状态无关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输入的每一个高、低电平信号编成一个对应的二进制代码。
优先编码器：几个输入信号同时出现时，只对其中优先权最高的一个进行编码。
3.译码器的逻辑功能：输入二进制代码，输出高、低电平信号。
显示译码器：半导体数码管(LED数码管)、液晶显示器(LCD)
4.数据选择器：从一组输入数据中选出某一个输出的电路，也称为多路开关。
5.加法器
半加器：不考虑来自低位的进位的两个1位二进制数相加的电路。
全加器：带低位进位的两个 1 位二进制数相加的电路。
超前进位加法器与串行进位加法器相比虽然电路比较复杂，但其速度快。
6.数值比较器：比较两个数字大小的各种逻辑电路。
7.组合逻辑电路中的竞争一冒险现象
竞争：门电路两个输入信号同时向相反跳变(一个从1变0，另一个从0变1)的现象。
竞争-冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象。
消除竞争一冒险现象的方法：接入滤波电容、引入选通脉冲、修改逻辑设计
(二)组合逻辑电路的分析方法
分析步骤：
1.由图写出逻辑函数式，并作适当化简；
注意：写逻辑函数式时从输入到输出逐级写出。
2.由函数式列出真值表；
3.根据真值表说明电路功能。
(三)组合逻辑电路的设计方法
设计步骤：
1.逻辑抽象：
设计要求----文字描述的具有一定因果关系的事件。
逻辑要求---真值表
(1) 设定变量--根据因果关系确定输入、输出变量；
(2)状态赋值：定义逻辑状态的含意
输入、输出变量的两种不同状态分别用0、1代表。
(3)列出真值表
2.由真值表写出逻辑函数式
真值表→函数式，有时可省略。
3.选定器件的类型
可选用小规模门电路，中规模常用组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式
(1)用门电路进行设计：从真值表----卡诺图/公式法化简。
(2)用中规模常用组合电路设计：把函数式变换为与所用器件函数式相似的形式。
(3)使用存储器、可编程逻辑器件设计组合电路
5.画出逻辑图
原理性设计(逻辑设计)完成。
(四)常用组合逻辑电路的功能
编码器、译码器、数据选择器、加法器、数值比较器
(五)用常用中规模集成组合逻辑器件计组合电路
1.用译码器器设计组合电路
方法：
(1)选择集成二进制译码器；
(2)写函数的标准与非-与非式；
(3)确认变量和输入关系；
(4)画连线图。
2.用数据选择器设计组合电路
方法：
(1)写出函数的标准与或式和数据选择器表达式；
(2)对照比较确定输入变量和地址码的对应关系；
输入变量可能是变量(原变量或反变量)，也可能是常量(0或1)。
(3)画连线图。
3.用加法器设计组合电路--用在加（减）某一常数的场合
二、例题
（一）概念题
1．超前进位加法器与串行进位加法器相比虽然电路复杂，但其特点是。
2．组合逻辑电路在结构上的共同特点是。
3．编码器的逻辑功能就是把输入的信号编成一个对应的代码。
4．组合逻辑电路在逻辑功能上的共同特点是任意时刻的输出仅取决于该时刻的输入，与无关。
5．优先编码器，当同时有几个输入信号时，只对其中进行编码。
6．全加器就是能实现电路。
7．消除竞争—冒险现象的方法除采用接入滤波电容、引入选通脉冲外，还可以采用方法。
8．当二个多位数相加时，必须采用电路。
9．编码器、译码器、数据选择器这三种器件中，可用来设计组合逻辑电路的器件是。
10．LED显示器是指显示器。
（二）组合电路如图所示，分析该电路的逻辑功能。
（三）由一个8选1数据选择器组成的逻辑电路如图所示，试分析其逻辑功能。
（四）由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。
&&&&≥1A B C L
P A B 74LS138Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 A 0 1 A 2 S 1 S 2 S 3 Y 7 11B 2
74LS153S
A 0 A 1 D 0 D 1 D 2 D 3 F C 2 C
1
（五）设计一个监视交通信号灯工作状态的逻辑电路。
正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。
要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。
（六）分别用74LS153(4选1数据选择器)和74LS152(8选1)实现函数
F=AB+BC+AC。
（七）设计一组合电路，要求当输入的8421BCD码DCBA的数值能被3整除时（0作为能被整除处理）输出为1，否则为0。
（1）用与非门实现上述电路
（2）用8选1数据选择器实现上述电路（可附加必要的门）
（八）试用一片4选1数据选择器，构成一位全减器。
（全减器的被减数为A i，减数为B i，低位来的借位为B i-1，输出差为F i，向高位的借位为B i）。