基于单片机音频信号分析仪设计
音频信号分析仪9.5.2
音频信号分析仪摘要：本系统利用C8051F120单片机作为主控制器，配合FPGA设计工具，制作完成本音频信号分析仪。
系统主要由7个模块组成：信号输入模块，数字滤波（窗函数），程控增益电路模块，信号采集模块，DFFT运算模块，频谱图显示模块和人机接口模块。
前端利用高性能的A/D对被测信号进行采集，利用FPGA高速、并行的处理特点，将采集的数据送入到单片机进行数据处理。
C8051F120单片机是整个设计的核心控制器件，根据从FPGA接收到的数据，进行离散快速傅里叶变换(DFFT)。
由变换后的频谱可以计算各频率分量的幅值, 最终求出总功率和各频率分量的功率。
此外，经过单片机处理后的数据送到FPGA，最终送示波器显示各频率分量的频谱。
人机接口使用128×64液晶和4×4键盘。
本系统运行稳定，功能齐全，人机界面友好。
关键词：C8051F120 FPGA 音频信号分析仪DFFT 窗函数频谱一.系统方案1.1方案比较与选择方案一：基于模拟乘法器的扫频法这种方法采用外差原理，由本机振荡器产生一定步进频率的信号与输入信号相乘，然后由适当的滤波器将差频分量滤出以代表相应频点的幅度。
本机振荡信号可以达到很宽的频率，与外部混频器配合，可扩展到很高频率。
这种方法的缺点是，对硬件电路要求较高，各模块性能都需要精心设计，且连接在一起整体调试时有一定难度。
而且它只适合测量单一频率幅度，要想对音频信号分析是很难实现的。
方案二：基于FPGA实现FFT变换FPGA实现FFT变换，首先对10KHz以下的信号进行ADC采样，然后将采样的数据存储在RAM中，当数据足够后，进行FFT运算，但由于受到Nyquist采样定理的约束，要实现窄的分辨率就需要大量的的采样数据，这就使得系统不仅需要提高存储空间，而且大大的增加了运算量，同时有很多冗余输出数据，导致算法的效率非常低下。
方案三：基于单片机的FFT运算采用单片机作为系统控制核心。
通过利用C8051F020单片机实现立体声信号相位差电平差测试仪的设计
通过利用C8051F020单片机实现立体声信号相位差电平差测试仪的设计将LR立体声信号经频谱分析、整形及占空比检测电路进行处理，采用过零鉴相法，通过测矩形波占空比，实现相位差的测试。
将LR信号用AD736专用芯片实现AC/DC转换，通过单片机编程，得到LR电平差。
在立体声播音或放音时，如果左右声道信号存在相位差和电平差，对播音或放音质量将会产生一定影响，出现声像漂移、音量减小、噪音增大和失真等故障现象。
左右声道相位差电平差越大，音质也越差，严重时还会造成无音故障。
为此文中设计了立体声信号相位差电平差测试仪，只有准确测出相位差电平差，再用补偿电路进行修正，才能保证播音或放音质量，更好地满足人们欣赏到音质优美的广播或音乐的需要。
1 设计方案
如图1所示，是立体声信号相位差电平差测试仪原理方框图。
提出了一种立体声信号相位差电平差测试仪的设计方法。
用C8051F020单片机为控制核心，主要由相位差检测模块、电平差检测模块、频谱分析及处理模块、电源模块、键盘和显示模块组成。
将LR立体声信号经频谱分析、整形及占空比检测电路进行处理，采用过零鉴相法，通过测矩形波占空比，实现相位差的测试。
将LR信号分别用AD736专用芯片实现AC/DC转换，通过单片机编程，得到LR电平差。
整个系统用单片机控制，键盘操作，用LCD显示相位差电平差及相关信息。
2 系统硬件设计
2.1 相位差检测模块
2.1.1 方框图和电路原理图
如图2所示，是相位差检测模块原理方框图。
如图3所示，是相位差检测模块电路原理。
相位差检测模块由电压比较器、与门、放大器、占空比检测电路和仪器放大器组成。
如图。
基于单片机的音频频谱显示器的研究与开发
1
音频信号，这个音频信号再经功放模块由扬声器驱动播放音乐。
同时，音频信号又作为输入信号接到另外一个单片机系统，此单片机系统主要是完成音频信号的模数转换，并由内部软件通过快速傅里叶算法，实现音频信号在频域上的分析，最后量化输出，由LED点阵显示出频谱变化。
三、研究指向内容与过程
（一）研究指向
1. 降低设计、制作以及成品的成本；
2. 提高音频频谱与音乐的匹配度；
3. 开发电子产品专业课程的实训资源，使实训资源与生活相结合，便于电子专业学生的
学习与研究。
（二）研究内容
1、硬件设计
单片机我们选用STC12C5A60S2。
STC 公司的单片机不但和8051指令、管脚完全兼容，而且其片内的具有大容量程序存储器且是FLASH工艺的，其中STC12C5A60S2单片机内部就自带高达60K FLASHROM，这种工艺的存储器用户可以用电的方式瞬间擦除、改写。
而且STC 系列单片机支持串口程序烧写。
本设计系统由单片机模块、音频采集模块、滤波模块、按键模块、功放模块和显示模块六部分组成，如图1所示。
图1 音频频谱显示器的系统结构图
硬件电路图如图2所示，使用音频采集模块对输入的音频信号进行采样，经过FFT变换，然后取某些频率项的幅值，量化显示，驱动LED点阵，点亮相应的LED灯，其中显示模块即LED频谱显示电路。
图2左上方是滤波模块以及功放模块的设计，左下方是单片机模块的电路设计，右侧是LED频谱显示电路的设计。
其中，音频功放芯片选用8002，它是两个OTL电路桥式连接为BTL工作方式的音频功放。
2
3。
基于ARM单片机LPC2148的音频分析仪设计
基于ARM单片机LPC2148的音频分析仪设计随着微和信息技术的迅速进展，以为代表的数字技术进展日新月异。
单片机因为具有体积小、功耗低、控制功能强、扩展灵便、微型化和用法便利等优点，而广泛应用于各种仪表的控制，计算机的网络通讯与数据传输，工业过程的实时控制和数据处理。
实际上，通过采纳单片机来举行控制，可以实现仪器仪表的数字化、智能化和微型化。
本文通过对照挑选采纳了LPC2148芯片解决计划来实现音频分析仪的设计。
1 系统分析与挑选1．1 信号处理原理分析在对音频信号举行分析的过程中，本文采纳了迅速傅立叶变换FFT算法，即首先对音频信号举行离散化处理，然后举行FFT运算，求出信号各个离散频率点的功率数值，并得到离散化的功率谱，最后在频域计算被测音频信号的总功率。
1．2 系统的挑选在处理器的挑选上，通常可以挑选8位、16位或者是32位的。
但是，因为在处理信号的过程中，通常会用到迅速傅立叶变换FFF算法，所以需要举行大量的浮点运算，而且一个浮点要占用四个字节，故在处理过程要占用大量的内存，同时浮点运算时光也很慢，所以采纳一般的8位MCU和16位MCU普通难以在一定的时光内完成运算。
综合考虑系统内存的大小以及运算速度，本系统选用Philips公司的32位单片机LPC2148。
该芯片具有32 KB的RAM，而时钟频率高达60 MHz，所以，对于浮点运算，不论是在速度上，还是在内存上都能够很快的处理。
在信号采样方式上，因为本系统所选用的32位MCU芯片LPC2148是60 MHz的单命令周期处理器，定时精度为16．7 ns，可以实现40．96 kHz的采样率，而且控制便利，成本廉价，所以，本设计由MCU举行挺直采样，而不采纳DDS芯片协作FIFO对信号举行采集。
2 系统设计2．1 总体设计在系统总体设计中，音频信号的采样过程十分关键。
当音频信号经过一个由运放和组成的匹配网络举行采样时，首先要由量程控制模块对信号举行处理，假如信号在100 mV～5 V的范围内挑选直通，也就是不对信号举行衰减或者放大控制，则可削减误差。
音频信号分析仪的设计
域和频域的特性如图 1 所示。
图 1 汉宁窗（hanning）时域和频域特性曲线 2.4 相位差校正方法
提高信号功率测量精度，首先要精确获得信号的幅度信 息，当进行加窗傅立叶变换时，就会导致幅度计算结果误差很 大，需要做一些校正处理。相位差校正法相比与其它离散频 谱校正方法通用性好，对不同的窗函数可以用相同的公式进 行频率和相位校正，而且校准效果好，相位和幅度进行校正， 频率误差小于 0.0002 个频率分辨力，相位误差小于 0.1 度，幅 度误差小于 0.02％。 3 电路与程序设计 3.1 前级放大电路设计
参考文献： [1] 黄根春.电子设计教程[M].电子工业出版社,2007. [2] 夏宇闻.Verilog 数字系统设计教程[M].北京航空航天大学出
版社. [3] 马忠梅.单片机的 C 语言应用程序设计（第三版）[M].北京
航空航天大学出版社,2004. [4] 谢自美.电子线路设计·实验·测试[M].华中理工大学出
[J]. 电路与系统学报. 2005 年 4 月 第 10 卷 第 2 期: 112-116. [4] 马忠梅．单片机的 C 语言应用程序设计（第三版）[M]．北京：
北京航空航天大学出版社，2004. [5] Schildt,H.．C 语言大全（第四版）[M]．北京：电子工业出版
社，2002. [6] Michael D. Ciletti．Verilog HDL 高级数字设计（英文版）[M]．
使用 MATLAB 的 firpm 函数得到其系数。firpm 函数采 用 Parks-McClellan 算法来计算最优滤波器的系数。 ParksMcClellan 算法应用切比雪夫定理和 remez 迭代算法，通过加 权切比雪夫算法，设计 FIR 滤波器，并利用 remez 算法，使设 计的滤波器与理想滤波器之间的加权误差最小。该函数返回 值为相应的的最优等波纹滤波器的系数。
音频信号分析仪设计
音频信号分析仪设计学院：电子信息学院专业：电子信息工程姓名：学号：指导老师：摘要本音频信号分析仪由STM32为主控制器，通过AD转换，对音频信号进行采样，把连续信号离散化，然后通过FFT快速傅氏变换运算，在时域和频域对音频信号各个频率分量以及功率等指标进行分析和处理，然后通过高分辨率的LCD对信号的频谱进行显示。
该系统能够精确测量的音频信号频率范围为20Hz-10KHz，其幅度范围为50mVpp-5Vpp，分辨力分为20Hz和100Hz两档。
测量功率精确度高达5%,并且能够准确的测量周期信号的周期，是理想的音频信号分析仪的解决方案。
关键词：FFT STM32 音频信号分析AbstractThe audio signal analyzer is based on a STM32 microprocessor, through the AD converter for audio signal sampling, the continuous signal discrete, and then through the FFT fast Fourier transform computing, in the time domain and frequency domain of the various audio frequency signal weight and power, and other indicators for analysis and processing, and then through the high-resolution LCD display signals in the spectrum. The system can accurately measure the audio signal frequency range of 20 Hz-10KHz, the range of 50mVpp-5Vpp，resolution of 20 Hz and 100 Hz correspondent. Power measurement accuracy up to5%, and be able to accurately measuring the periodic signal cycle is the ideal audio signal analyzer solution.Key words:FFT STM32 audio signal analyzing目录一、系统设计方案与论证 (1)1.1 系统总体设计 (1)1.2 CPU的选择 (1)1.3 前端信号调理电路 (2)1.4 AD转换模块 (2)1.5 LCD液晶显示模块 (2)二、硬件设计 (2)2.1 阻抗匹配电路 (2)2.2 峰值检测电路 (3)2.3 电压抬高电路 (4)2.4 可变增益放大电路 (4)2.5 低通滤波电路 (6)三、软件设计 (6)3.1 FFT程序 (7)3.2 功率谱测量方法 (8)3.3 周期性判断方法 (9)3.4 ADC采样程序 (9)3.5 LCD显示程序 (10)四、系统调试 (10)4.1 硬件调试 (10)4.2 软件调试 (13)4.3 总体调试 (14)五、测试结果 (15)六、总结 (16)附录 (16)参考文献 (20)一、系统设计方案与论证1.1 系统总体设计总体设计思路：信号经过电压跟随器后进入峰值检测然后经过两个电压比较器把输入信号分2段，然后分别进入不同的增益放大电路进行放大，经过电压抬升后进入ADC进行采样，然后利用STM32进行软件编程来进行FFT计算，判断是否为周期信号，求出输入信号的频率、功率、频谱等，然后在同步显示在液晶屏上。
基于NiosⅡ的音频信号分析仪设计
（） ５
（ ） 中 ， ≤ｎ≤ ｎ ， Ｎ—ｎ， ５式 １ Ｍ＝ 一般取 Ｉ 一 ＇ ｔ … Ｎ ５ 以保证上式 中即使在 ｎ： 一 时 ， 有较 多的数据 ／， ｎ 也 差值求平均 。 （ ）可 以用来 表征时间间隔为 ｎ 的两 Ｆｎ 个时间点处信号 的相似性 。 假设时 间序列是周期性 的 ， 其周期 Ｔ＝ 。 。当 ｎ・
仪 器通 过 Ａ ａ ｎ Ｓ ｖｌ — Ｔ总线有 效 的把 Ｆ Ｉ ｏ 订 Ｐ核与 Ｎｏ 软 核处理 器有 机 的结 合起来 ， Ｆ Ｇ ｉ ｓ 在 Ｐ Ａ芯 片上 配 置 Ｎｏｌ软 核处 理 器 ｉＩ ｓ 和相关 的接 １模块 来实 现嵌入 式系 统的 主要硬 件结构 ， 构 使得 软 件 和硬 件集 成 到 一 片可 编程 逻 辑 器件 平 台上 ， 设 ３ 该结 使 计 同 时获得 软件 的灵活 性 以及 硬件 的高性 能优 势 。设 计 中 ， Ａ ｅ Ｐ Ｃ ５系列 Ｆ Ｇ 在 ｈｍＥ２ ３ Ｐ Ａ芯 片 中嵌 入 ＮｏＩ软 核处 理 器 ， ｉ Ｉ ｓ 使之集 成在 一片 ＦＧ Ｐ Ａ上 ， 效率 高 、 活性强 ， 好地满 足 的市场需 求 。 开发 灵 能较
抗 混 叠 滤 波 电路
Ａ ＝￣Ｒ ＋Ｉ ｍ ／ ｅ（） ｍ（）
各次谐 波的有 效值为 ：
Ｕ＝Ａ ／ ｍ
（） １
（） ２
和， 可以达到与传 统频谱分 析仪 的效果 ， 但实现 的 复杂度要简单的多。 文中研 究了一 种基 于傅立 叶变 换 和 Ｎｏ 软核 控 ｉ ｓ
１ 音 频 信 号 分 析 仪 系 统 组成
音频 信号分析仪采用全硬件 的以 Ｆ Ｇ Ｐ Ａ架构 为核
心器件来实现。信号经过 ５ Ｏ欧姆 阻抗 匹配 ， 信号 幅度
基于MSP430F1611单片机的音频信号分析
基于MSP430F1611单片机的音频信号分析时间：2011-05-04 10:51:07 来源：电子设计工程作者：李侠，周立文，李丹电子科技大学摘要：为了使音频信号分析仪小巧可靠，成本低廉，设计了以2片MSP430F1611单片机为核心的系统。
该系统将音频信号送入八阶巴特沃兹低通滤波器，对信号进行限幅放大、衰减、电平位移、缓冲，并利用一单片机负责对前级处理后的模拟信号进行采样，将采集得到的音频信号进行4 096点基2的FFT计算，并对信号加窗函数提高分辨率，另一单片机负责对信号的分析及控制显示设备。
此设计精确的测量了音频信号的功率谱、周期性、失真度指标，达到较高的频率分辨率，并能将测量结果通过红外遥控器显示在液晶屏上。
关键词：MSP430F1611；FFT；窗函数；频率分辨率；周期性；失真度；功率谱音频信号分析是语音识别的基础，现在大多数音频信号分析仪不仅体积大而且价格贵，某些特殊方面难以普及，而嵌入式系统分析仪具有小巧可靠的特点，所以开发基于特殊功能单片机的音频信号分析仪器具有很好的现实意义。
本系统将采用集成有μC／OS-Ⅱ操作系统的单片机，利用快速傅里叶变换并加窗函数的方法来实现对音频信号各项参数的分析。
1 系统总体方案信号首先通过8阶有源巴特沃兹滤波器进行抗混叠处理，然后通过放大衰减，电平搬移缓冲网络后，送单片机处理。
系统的2片MSP430F1611单片机，一片负责对模拟信号进行采样，并对采集得到的信号进行4096点的FFT计算，另一片负责控制显示设备以及完成对信号功率谱，周期性，失真度的分析。
系统的总体方框图如图1所示。
2 系统各硬件设计2．1 抗混叠滤波器的设计根据Nyquist定理，AD模数转换器以fs的频率采样输入信号时，频率f>fs ／2的信号将被关于fs／2的频率镜像到2fs-f处，带外杂散信号所引起的混叠现象如果没有经过适当的滤波处理，这些频率成分将会影响到带内数据采集的性能指标。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2007年A题音频信号分析仪本系统基于Altera Cyclone II 系列FPGA嵌入高性能的嵌入式IP核(Nios)处理器软核，代替传统DSP芯片或高性能单片机，实现了基于FFT的音频信号分析。
音频信号分析仪山东大学王鹏陈长林秦亦安摘要：本系统基于Altera Cyclone II 系列FPGA嵌入高性能的嵌入式IP核(Nios)处理器软核，代替传统DSP芯片或高性能单片机，实现了基于FFT的音频信号分析。
并在频域对信号的总功率，各频率分量功率，信号周期性以及失真度进行了计算。
并在FPGA中嵌入了8阶IIR切比雪夫（Chebyshev）II型数字低通滤波器，代替传统有源模拟滤波器实现了性能优异的音频滤波。
配合12位A/D转换芯片AD1674，和前端自动增益放大电路，使在50mV到5V的测量范围下，单一频率功率及总功率测量误差均控制在1%以内。
关键词：FPGA；IP核；FFT；IIR；可控增益放大Abstract: This system is based on IP core(Nios)soft-core processors embedded in the FPGA of Altera Cyclone II family. Instead of using DSP or microcontroller, we use Nios II to perform a low-cost FFT-based analysis of the audio signal.And we caculated the power of the whole signal,the power of each frequence point that componented the signal.By the way,we anlysised its periodicity and distortion.We also embedded an 8-order Chebyshev II IIR digital low-pass filter to replace the traditional analog Active Filter to perform an excellent audio filter. With 12bit A / D converter chip AD1674, and the front-end automatic gain amplifier, this system’s single-frequency power and total power measurement error is below 1% in 50mV to 5V measurement range.Keyword: FPGA；IP core; FFT;IIR; a utomatic gain amplifier一、方案选择与论证1、整体方案选择音频分析仪可分为模拟式与数字式两大类。
方案一：以模拟滤波器为基础的模拟式频谱分析仪。
有并行滤波法、扫描滤波法、小外差法等。
因为受到模拟滤波器滤性能的限制，此种方法对我们来说实现起来非常困难。
方案二：以FFT为基础的的数字式频谱分析仪。
通过信号的频谱图可以很方便的得到输入信号的各种信息，如功率谱、频率分量以及周期性等。
外围电路少，实现方便，精度高。
所以我们选用方案二作为本音频分析仪的实现方式。
2、FFT计算方式选择方案一：使用VHDL 硬件实现。
FFT的VHDL程序编写难度大，短时内不易实现。
方案二：在FPGA中嵌入Nios II处理器，通过软件实现。
Nios II 支持C语言编程方式，普通的C语言版的FFT稍加改正即可应用到本方案中。
四天之内我们不可能实现一个用硬件实现的FFT算法，因此我们选用方案二。
3、采样电路与A/D芯片选择本设计中要求分析的信号峰峰值范围为100mVp-p～5Vp-p，用8位A/D进行采样，不能满足题目的精度要求，采用12位的A/D芯片AD1674，其分辨率可达到1.2mV（相对于5Vp-p信号），满足了题目要求的5%误差范围。
同时其100K的采样频率也满足本设计中的频率要求。
4、信号调理方案AD1674信号输入满偏电压在双极性时为±5V，即峰峰值10V。
方案一：将输入信号放大2倍，以达到AD1674的满偏输入，以提高A/D 的精度。
但若输入信号都比较小时，采样精度就会下降。
方案二：将前端信号放大调理电路分为几个档，针对不同幅度的信号选择合适的通道进行放大，放大倍数以当前信号中的最大峰值为选择基准。
这样在输入信号比较小时可以选择比较大的放大倍数，以提高A/D采样的精度。
明显方案2优于方案1。
5、采样及滤波方案选择方案一：按照奈奎斯特定律采样，以传统模拟方式滤波。
传统模拟方式或有源滤波芯片难以实现很好的频带外衰减。
从而使运算结果误差增大。
方案二：在A/D前进行简单的抗混叠滤波，以比较高的速率采样，然后在FPGA中用数字滤波器进行精确滤波。
滤波后进行二次采样以减少运算量。
切比雪夫(Chebyshev) II型低通IIR滤波器有平坦的通带，等波纹的抑制频带、适中的过度频带，非常适合于音频滤波。
可以使分析达到很好的精度。
方案二外围电路要求少，实现方便，我们采用方案二。
6、信号功率的计算。
方案一：通过测真有效值的方式实现，应用普通的真有效值检测芯片可以方便的测出信号在一定时间段内的总功率。
但对单个频点处的功率测量无能为力。
方案二：在用FFT得到信号的频谱后根据帕斯瓦尔定律可以很方便的得到信号各频率分量的功率及信号的总功率。
因为本设计中我们可以通过FFT得到信号的频谱，因此方案二最适合本设计。
总体方案确定：经过以上论证我们确定总体设计方案框图如下：图1-1、系统整体方案框图二、系统具体设计与实现1、前端可控增益放大电路及增益控制电路针对音频信号的特点以及题目中对精度的要求，我们选用了特别适合音频信号处理的经典运放NE5532。
峰值保持部分使用普通运放TL084。
信号进入后首先经过一与50欧姆精密电阻并联的跟随器，以满足题目中的50欧姆输入阻抗的要求，同时增强带后级带负载的能力。
然后经过隔直电容进入后级放大电路。
放大电路同时设置了×1，×2,×20，×200，4个放大通道，分别对10Vp-p、5Vp-p、500mVp-p、50mVp-p信号进行不同放大，这样将可测量信号的动态范围扩展到了10mV；电路图见图2-1。
同时通过峰值保持电路记录一个FFT运算周期内的信号峰值，通过与设定的参考电压进行比较以确定信号的峰峰值范围，以作为下一次采样时放大通道的选择参考；控制器通过模拟开关来选择不同的放大通道。
峰值保持电路部分采用精密二极管与充电电容进行信号峰值保持。
为减小电容漏电流对峰值保持的影响，选择了47uF的电容。
每次采样前对读入峰峰值范围并对电容放电以记录下一次的峰峰值。
图2-1、输入信号放大通路图2-2、峰值保持电路2、抗混叠滤波我们选择简单易用的管脚可编程滤波芯片MAX263来实现，该滤波芯片无需外加外围电路，减少了外界环境对其性能的影响。
电路图见附图1-23、A/D转换部分电路见附图1-3。
4、数字滤波及Nios核实现方式见附图2-1。
5、本设计中增加了一分贝测量的附加功能。
三、理论分析与参数设计1、采样频率计算：根据奈奎斯特定律采样率应满足，本题目中信号输入频率最大为10KHz，因此，为进行二次采样，我们的采样率应大于40KHz。
进行FFT的点数按计算。
又因为FFT运算量为2的n次方点时比较容易实现。
在满足频率分辨力并尽量减小运算量的条件下我们可得出某一频率分辨率与采样率的关系。
例如我们设计的频率分辨力为100Hz，则为分辨出10KHz的信号，则，求得N=200,我们取N=256。
其他分辨力类推。
本设计中我们设计了以下四个频率分辨力档：分辨力FFT点数FFT测量频率* 二次采样速的** 原始采样速度100Hz 256点12.8K 25.6K 76.8K50Hz 512点12.8K 25.6K 76.8K20Hz 1024点10.24K 20.24K 60.72K10Hz 2048点10.24K 20.24K 60.72K**二次采样速度：原始采样数据经数字滤波后，经二次采样（降低采样率）后的实际采样速度。
2、IIR数字低通滤波器设计在进行FFT运算之前应当尽量避免频谱的混叠，即对带外信号要进行尽可能大的衰减，挈比雪夫(Chebyshev) II型滤波器具有通带内平坦并且衰减速度快的特点。
其相频响应及群延迟特性都比较好。
其转移函数具体系数计算可通过Matlab的Filter Design & Analysis Tool来实现。
得到系数后打开Altera DSP buider，在它的可视化界面中搭建出自己所需的滤波器。
3、信号功率及各频率分量功率计算：连续傅立叶变换下的帕斯瓦尔能量定率为：，离散傅立叶变换下的帕斯瓦尔能量定律为，由此可推出；同时可推出，即可得出个频率分量的功率。
在计算时应当注意补偿因经过滤波器时信号的衰减，以及根据放大倍数还原信号到其实际值。
从而使计算结果更加精确。
4、信号周期性判断及周期测量周期信号的频谱都是谐波离散的，它仅含有的各频率分量，即含有基频（T 为周期信号的周期）和基频的整数倍（n=1，2，3，…）这些频率成份，频谱图中相邻普贤的间隔是基频，周期信号越长，谱线间隔愈小，频谱愈稠密，反之则愈稀疏。
这是周期信号频谱的最基本特点。
因此信号的周期性判断可用以下方式判断：从最小频率点开始观察，若最小频率分辨率点处的频率分量为0（实际不为0，而是一个很小的数值），则这个信号就是周期的。
然后继续向上观察，出现第一个峰值的频率点处既是这个信号的基频。
这种分析方法虽然可以很方便的测出基频大于最小分辨率信号的周期，但是对于基频等于或小于最小频率分辨率的信号的周期性就无能为力了。
要测出基频更小的信号的周期性就要增加FFT的点数。
5、正弦信号的失真度测量方法一般地，正弦波的失真是用失真度，即所有谐波能量之和与基波能量之比的平方根来表示的。
在频域中即可通过一下方式计算：，其中为基波分量的傅立叶系数，、、…为谐波的傅立叶系数。
四、软件设计在本设计中，控制及计算部分都由FPGA来实现。
其中Nios核完成键盘控制，液晶显示、FFT算法实现、功率计算、周期性判断及失真度测量的功能；而自动增益控制、A/D转换控制以及数字滤波器则由VHDL语言实现，以减轻CPU 的负担，同时两部分并行处理提高了系统的速度。
系统框图及流程图如下：图4-1 软件流程图五、指标测试1．调试方法和过程采用模拟电路由前端到后段，数字电路先仿真再试测，先逐个模块测试再连调的办法。