15级《组成原理》期末复习
计算机组成原理期末复习汇总
计算机组成原理期末复习汇总《计算机组成原理》期末复习资料汇总⼀、名词解释微程序：是指能实现⼀条机器指令功能的微指令序列。
微指令：在机器的⼀个CPU周期内，⼀组实现⼀定操作功能的微命令的组合。
微操作：执⾏部件在微命令的控制下所进⾏的操作。
加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商“1”，余数左移⼀位，减除数；当余数为负时，商“0”，余数左移⼀位，加除数。
有效地址：EA是⼀16位⽆符号数，表⽰操作数所在单元到段⾸的距离即逻辑地址的偏移地址.形式地址：指令中地址码字段给出的地址，对形式地址的进⼀步计算可以得到操作数的实际地址。
相容性微操作：在同⼀CPU周期中，可以并⾏执⾏的微操作。
相斥性微操作：在同⼀CPU周期中，不可以并⾏执⾏的微操作。
PLA：Programmable Logic Arrays，可编程逻辑阵列。
PAL：Programmable Array Logic，可编程阵列逻辑。
GAL：Generic Array Logic，通⽤阵列逻辑。
CPU：Central Processing Unit，中央处理器。
⼀块超⼤规模的集成电路，是⼀台计算机的运算核⼼和控制核⼼。
RISC：Reduced Instruction Set Computer，精简指令系统计算机。
CISC：Complex Instruction Set Computer，复杂指令系统计算机。
ALU：Arithmetic Logic Unit，算术逻辑单元。
CPU执⾏单元，⽤来完成算术逻辑运算。
⼆、选择题1.没有外存储器的计算机监控程序可以存放在( B )。
A．RAM B．ROM C．RAM和ROM D．CPU2.完整的计算机系统应包括（ D ）。
A．运算器．存储器．控制器 B．外部设备和主机C．主机和使⽤程序D．配套的硬件设备和软件系统3.在机器数（ BC ）中，零的表⽰形式是唯⼀的。
A．原码B．补码 C．移码 D．反码4.在定点⼆进制运算器中，减法运算⼀般通过（ D ）来实现。
《计算机组成原理》2015期末试题及答案
《计算机组成原理》2015期末试题及答案
一、选择题（每小题3分，共36分）
1．下列数中最大的数是( )。
A. (101001)2 B．(52)8
C. (00111001) BCD
D.(2C)16
2．两个补码数相减，只有在____时有可能产生溢出，在____时一定不会产生溢
出。
( )
A．符号位相同，符号位不同 B．符号位不同，符号位相同
C．符号位都是O，符号位都是1 D．符号位都是1，符号位都是O
3．为了便于检查加减运算是否发生溢出，定点运算器采用双符号位的数值表示，在寄存器和主存中是采用( )的数值表示。
A．双符号位 B．单符号位
C．上述两种方式 D．无符号位
4．运算器由ALU完成运算后，除了运算结果外，下面所列( )不是运算器给出的结果特征信息。
A．是否溢出 B。
有无进位
C．时钟信号 D．结果是否为零
5．汇编语言要经过( )的翻译才能在计算机中执行。
A．编译程序 B．数据库管理程序
C．汇编程序 D．文字处理程序
6。
相对寻址方式中，求有效地址使用( )加上偏移量。
A.基址寄存器内容 B．栈指示器内容
C．变址寄存器内容 D．程序计数器内容
7．程序计数器PC属于( )。
A.运算器 B．控制器
C．主存储器 D．外存储器
8。
指令周期是( )。
A．CPU执行一条指令的时间。
组成原理复习资料复习资料
一、简答题1、由哪些主要部件组成？说明各部件的作用。
：存放操作数和实现逻辑运算寄存器: 存放当前指令和对指令操作码进行译码中断系统：处理异常和特殊情况：发出各种操作命令序列的控制部件2、试述高速缓冲存储器的基本设计思想和特点。
高速缓冲，介于寄存器和主存储器之间，存取速度十分快，用于缓解和主存之间的同步问题。
3、显示适配器作为和的接口由哪几部分组成？刷新存储器、显示控制器、4、主机与外部设备间为什么要设置接口？计算机系统所配置的外部设备，类型繁多，数量不同。
它们不仅在工作速度上与中央处理机差别极大，而且在数据表示的形式上与计算机内部形式也不一致，每一个外部设备都是一个独立的部件。
因此，要实现外部设备与主机之间的连接（）和信息交换，必须经过一个数据转换和传输的设备即接口。
5、为什么说取指令是公操作？在取指令阶段，主要完成哪些操作？.因为基本上任何命令都有取指令这一个过程，取指令主要完成两个操作分别是，1.意思是将指令送到指令寄存器。
程序计数器加16、什么是闪速存储器？它有哪些特点？闪速存储器是目前取代传统的和的主要非挥发性（永久性）的存储器具有较快的速度（70200）。
有节能的管理（和），低功率和低工作电压的功能。
更新数据方便，不须清除即可更改数据。
可由硬件或软件来控制数据的保护。
在电脑外围设备和通信设备中广泛应用。
目前586电脑使用容量为1的闪速存储器，686电脑使用容量为2的闪速存储器7、什么是？指令系统的特点是什么？即精简指令计算机，特点：选取实用频率高且简单的指令以与有用但又不复杂的指令，让复杂指令的功能由频率高的简单指令组合来实现指令长度固定，指令格式种类少，寻址方式种类少只有存数/取数指令访问存储器，其余指令操作都在寄存器内完成中有多个通用寄存器采用超标量和超流水技术，可以使每条指令的平均执行时间小于一个时钟周期控制器采用组合逻辑控制，不用微程序控制采用优化的编译程序8、存储器为什么要刷新？有哪几种常用的刷新方式？存储元是通过栅极电容存储电荷来暂存信息，由于存储的信息电荷终究是有泄漏的，电荷数又不能像存储元那样由电源经负载管来补充，时间一长，信息就会丢失。
《计算机组成原理》期末复习题
《计算机组成原理》期末复习题一、选择题1. 指令流水线中出现数据相关时流水线将受阻，______可解决数据相关问题。
A．增加硬件资源 B．采用旁路技术 C．采用分支预测技术 D．以上都可以2. 在各种异步通信握手方式中，速度最快的是______。
A．全互锁 B．半互锁 C．不互锁 D．与互锁性无关3.下列给出的指令系统特点中，有利于实现指令流水线的是______I．指令格式规整且长度一致 II。
指令和数据按边界对齐存放 III。
只有Load/Store指令才能对操作数进行存储器访问。
A．仅I、II B．仅II、III C．仅I、III D．I、II、III4.假定不采用cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是______A．每个指令周期中CPU都至少访问内存一次 B．每个指令周期一定大于或等于一个CPU时钟周期C．空操作指令的指令周期中任何寄存器的内部都不会被改变D．当前程序在每条指令执行结束时都可能被外部中断打断5.下列各类存储器中，不采用随机存取方式的是______A．EPROM， B．CDROM C．DRAM D．SRAM6.偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址，下列寻址方式中，不属于偏移寻址方式的是______A．间址寻址 B．基址寻址 C．相对寻址 D．变址寻址7.下列选项中，描述浮点数操作速度指标的是______A．MIPS B．CPI C．IPC D．MFLOPS。
8. float型数据通常用IEEE754单精度浮点数格式表示，若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是______A．C1040000H B．C2420000H C．C1840000H D．C1C20000H9．以硬布线方式构成的控制器也叫。
A．组合逻辑型控制器 B．微程序控制器 C．存储逻辑型控制器 D．运算器10. 微程序放在中。
计算机组成原理期末考试复习题及参考答案整理
计算机组成原理期末考试复习题及参考答案整理——WORD文档，下载后可编辑修改——一．选择题第1章计算机系统概论1.电子计算机问世至今，新型机器不断推陈出新，不管怎么更新，依然具有“存储程序”的特点，最早提出这种概念的是（）。
答案是：BA．巴贝奇（Charles Babage）B．冯·诺伊曼（von Neumann）C．帕斯卡（Blaise Pascal）D．贝尔（Bell）2．有些计算机将一部分软件永恒地存于只读存储器中，称之为（）。
答案是：CA．硬件 B．软件C．固件 D．辅助存储器E．以上都不对3．输入、输出装置以及外接的辅助存储器称为（）。
答案是：DA．操作系统 B．存储器C．主机 D．外围设备4．完整的计算机系统应包括（）。
答案是：DA．运算器、存储器、控制器 B．外部设备和主机C．主机和实用程序 D．配套的硬件设备和软件系统5．计算机系统中的存储系统是（）。
答案是：DA．RAM存储器 B．ROM存储器C．主存 D．主存和辅存6．用以指定待执行指令所在地址的是（）。
答案是：CA．指令寄存器 B．数据计数器C．程序计数器 D．累加器7．冯·诺伊曼机工作方式的基本特点是（）。
答案是：BA．多指令流单数据流 B．按地址访问并顺序执行指令C．堆栈操作 D．存储器按内容选择地址8．下列各装置中，（）具有输入及输出功能。
答案是：CA．键盘 B．显示器C．磁盘驱动器 D．打印机9．计算机只懂机器语言，而人类熟悉高级语言，故人机通信必须借助（）。
答案是：AA．编译程序 B．编辑程序C．连接程序 D．载入程序10．计算机的算术逻辑单元和控制单元合称为（）。
答案是：AA．ALU B．UPC．CPU D．CAD11．只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。
答案是：CA．目标程序 B．编译程序C．解释程序 D．会变程序12．“容量为640KB存储器”是指下列（）。
计算机组成原理期末复习内容总结
第一章计算机系统概论1、基本概念硬件：是指可以看得见、摸得着的物理设备部件实体,一般讲硬件还应包括将各种硬件设备有机组织起来的体系结构;软件：程序代码+ 数据 + 文档;由两部分组成,一是使计算机硬件能完成运算和控制功能的有关计算机指令和数据定义的组合,即机器可执行的程序及有关数据；二是机器不可执行的,与软件开发、过程管理、运行、维护、使用和培训等有关的文档资料; 固件：将软件写入只读存储器ROM中,称为固化;只读存储器及其写入的软件称为固件;固件是介于硬件和软件之间的一种形态,从物理形态上看是硬件,而从运行机制上看是软件;计算机系统的层次结构：现代计算机系统是由硬件、软件有机结合的十分复杂的整体;在了解、分析、设计计算机系统时,人们往往采用分层分级的方法,即将一个复杂的系统划分为若干个层次,即计算机系统的层次结构;最常见的是从计算机编程语言的角度划分的计算机系统层次结构;虚拟计算机：是指通过配置软件扩充物理机硬件/固件实现功能以后所形成的一台计算机,而物理机并不具备这种功能;虚拟机概念是计算机分析设计中的一个重要策略,它将提供给用户的功能抽象出来,使用户摆脱具体物理机细节的束缚;2、计算机的性能指标;1 吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量,用bps度量;2 响应时间：表征从输入有效到系统产生响应之间的时间度量,用时间单位来度量;3 利用率：在给定的时间间隔内,系统被实际使用的时间所在的比率,用百分比表示;4 处理机字长：常称机器字长,指处理机运算中一次能够完成二进制运算的位数,如32位机、64位机;5 总线宽度：一般指CPU从运算器与存储器之间进行互连的内部总线一次操作可传输的二进制位数;6 存储器容量：存储器中所有存储单元通常是字节的总数目,通常用KB、MB、GB、TB来表示;7 存储器带宽：单位时间内从存储器读出的二进制数信息量,一般用B/s字节/秒表示;8 主频/时钟周期：CPU的工作节拍受主时钟控制,按照规定在某个时间段做什么从什么时候开始、多长时间完成,主时钟不断产生固定频率的时钟信号;主频主时钟的频率度量单位是MHZ、GHZ；时钟周期主频的倒数度量单位是微秒、纳秒;9 CPU执行时间：表示CPU执行一段程序所占用的CPU时间,可用下式计算CPU时间=CPU时钟周期数 X CPU时钟周期长;10 CPI：执行一条指令所需要的平均时钟周期数,可用下式计算 CPI=执行某段程序所需的CPU时钟周期数/该程序包含的指令条数;11 MIPS：平均每秒执行多少百万条定点指令数,用下式计算MIPS=指令条数 /程序执行时间× 10612 FLOPS：平均每秒执行浮点操作的次数,用来衡量机器浮点操作的性能,用下式计算FLOPS=程序中的浮点操作次数/程序执行时间秒3、计算机硬件系统的概念性结构,各个部分的作用;1计算机硬件系统由运算器、控制器、内存储器、输入设备、输出设备五大部分构成,一般还要包括它们之间的连接结构总线结构；2将运算器、控制器、若干的寄存器集成在一个硅片上,称为中央处理器CPU；3由于输入设备、输出设备与CPU、内存的处理速度差异,所以输入、输出设备通过适配器与总线、CPU、内存连接；4概念性结构如下图所示；译码翻译、产生控制信号控制取操作数源操作数、目的操作数控制执行运算控制保存结果形成下条指令地址顺序、转移6运算器的作用：由算术逻辑运算部件ALU、寄存器、数据通路组成;实现数据的加工和处理算术运算、逻辑运算、移位运算、关系比较运算、位运算；7存储器的作用：存储程序和数据,记忆部件；8适配器的作用：在主机与I/O设备之间起数据缓冲、地址识别、信号转换等；9总线的作用：多个部件分时共享的信息传送通路,用来连接多个部件并为之提供信息传输交换服务;注：后续章节还会逐步扩充4、指令流、数据流计算机如何区分指令和数据指令流：在取指周期中从内存中读出的信息流称为指令流,它通过总线、CPU内部数据通路流向控制器;数据流：在执行周期中从内存中读出的信息流称为数据流,它通过总线、CPU内部数据通路流向运算器;从时间上来说,取指令事件发生在取指周期取指令阶段,取数据事件发生在执行周期执行指令阶段；从空间处理部件上来说,指令一定送给控制器,数据一定送给运算器;5、冯·诺依曼计算机的技术特点由运算器、控制器、存储器、输入设备、输出设备五大部分构成计算机硬件系统概念结构；采用二进制代码表示数据和指令；采用存储程序控制方式指令驱动;第二章运算方法和运算器1、原码、补码、反码、移码的求法及表示范围; 1首先应明确机器字长；2原码、补码、反码、移码的求法；3表示范围；2、补码加减法运算,加法运算溢出检测;1补码加法运算规则2补码减法运算规则3变形补码表示法00 表示正数11 表示负数4变形补码运算：规则同补码加减法运算规则,双符号位数值化、参加运算;5加法运算溢出检测1单符号位法2双符号位法参见例题、习题3、并行加法器的进位方法及逻辑表达式1直接从全加器的进位公式推导;C2=G1+P1C1C3=G2+P2C2C4=G3+P3C33并行进位：所有进位可以同时产生,实际上只依赖于数位本身、来自最低位的进位C0;C1=G0+P0C0C2=G1+P1G0+P1P0C0C3=G2+P1G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0其中：G0=A0B0 P0=A0+B0G1=A1B1 P1=A1+B1G2=A2B2 P2=A2+B2G3=A3B3 P3=A3+B3Gi：进位产生函数,表示两个数位都为1Pi：进位传递函数,表示某位上的两个数位有一个为1,如果来自低位的进位为1,则肯定会产生进位;4、浮点加减法运算方法;●比较阶码大小、对阶●尾数加减法运算●规格化处理●尾数舍入处理●溢出判断参见例题、习题5、流水线原理、时钟周期确定、时间公式、加速比、时空图1把一个任务分割为一系列的子任务,使各子任务在流水线中时间重叠、并行执行;过程段Si之间重叠执行;2时钟周期的确定所有Si中执行时间最大者,参见例;3时间公式理想K+n-1T4加速比●Ck = TL / Tk = n·k/k＋n－1●当任务数很大时,采用一个任务的完成时间相比,参见例; 5流水线时空图第三章存储系统1、基本概念存储容量：指一个存储器中可以容纳的存储单元总数;典型的存储单元存放一个字节,因此通常用字节数来表示,KB、MB、GB、TB; 存取时间：读操作时间指一次读操作命令发出到该操作完成、数据读出到数据总线上所经历的时间;通常写操作时间等于读操作时间,故称为存取时间;存取周期：也称读写周期,指连续启动两次读/写操作所需间隔的最小时间;通常存储周期略大于存取时间,因为数据读出到总线上,还需要经过数据总线、CPU内部数据通路传递给控制器/运算器;存储器带宽：单位时间里存储器可以存取的信息量,通常用位/秒、字节/秒表示;2、存储器的分级结构;对存储器的要求是容量大、速度快、成本低,但是在一个存储器中要求同时兼顾这三个方面的要求是困难的;为了解决这方面的矛盾,目前在计算机系统中通常采用多级存储器体系结构,即高速缓冲存储器、主存储器和外存储器;CPU能直接访问高速缓冲存储器cache和内存；外存信息必须调入内存后才能为CPU进行处理;1高速缓冲存储器：高速小容量半导体存储器,强调快速存取指令和数据；2主存储器：介于cache与外存储器之间,用来存放计算机运行期间的大量程序和数据;要求选取适当的存储容量和存取周期,使它能容纳系统的核心软件和较多的用户程序；3外存储器：大容量辅助存储器,强调大的存储容量,以满足计算机的大容量存储要求,用来存放系统程序、应用程序、数据文件、数据库等;3、主存储器的逻辑设计;第一步：根据设计容量、提供的芯片容量构建地址空间分布图类似搭积木,可能需要字、位扩展；第二步：用二进制写出连续的地址空间范围；第三步：写出各片组的片选逻辑表达式;第四步：按三总线分析CPU和选用存储器芯片的数据线、地址线、控制线,以便设计CPU与存储器的连接;第五步：设计CPU与存储器连接的逻辑结构图;参见例题、习题4、顺序存储器和交叉存储器的定量分析;顺序存储器：mT交叉存储器：可以使用流水线存取,T+m-1τ参见例题、习题5、高速缓冲存储器cache的基本原理,cache命中率相关计算Cache的基本原理：cache是一种高速缓冲存储器,为了解决CPU和主存之间速度不匹配而采用的一项重要技术;主存和cache均按照约定长度划分为若干块；主存中一个数据块调入到cache中,则将数据块地址块编号存放到相联存储器CAM中,将数据块内容存放在cache中；当CPU访问主存时,同时输出物理地址给主存、相联存储器CAM,控制逻辑判断所访问的块是否在cache中：若在,则命中,CPU直接访问cache;若不在,则未命中,CPU直接访问主存,并将该单元所在数据块交换到cache中;基于程序和数据的局部性访问原理,通过cache和主存之间的动态数据块交换,尽量争取CPU访存操作在cache命中,从而总体提高访存速度;cache命中率相关计算：命中率主存/cache系统平均访问时间访问效率参加例题、习题;第四章指令系统1、基本概念指令系统：一台计算机中所有机器指令的集合,称为这台计算机的指令系统;指令系统是表征一台计算机性能的重要因素,其格式与功能直接影响机器的硬件结构、软件、适用范围等;寻址方式：告诉计算机如何获取指令和运算所需要的操作数;即如何提供将要执行的指令所在存储单元的物理地址；如何提供运算所需要的操作数所在存储单元的物理地址、或者操作数所在内部寄存器的编号;CISC：指令条数多、结构形式复杂多样、寻址方式种类繁多、功能复杂多样、翻译执行效率低、很多指令难得用到;CISC使计算机的研制周期长,难以保证正确性,不易调试、维护,大量使用频率很低的复杂指令浪费了系统硬件资源;RISC：选取使用频率最高的一些简单指令,指令条数少,复杂功能通过宏指令实现；指令长度、格式、结构形式、寻址方式种类少,翻译执行效率高；只有取数/存数指令访问存储器,其余指令的操作均在CPU内部寄存器之间进行; RISC可缩短计算机的研制周期、易于保证正确性、调试、维护,系统硬件资源使用效率高;2、指令格式及寻址方式辨析参见例题、习题第五章中央处理器1、基本概念指令周期：取出一条指令并执行这条指令所需要的时间;微指令周期：从控制存储器中读出一条微指令的时间加上执行该条微指令的时间;微命令：控制部件通过控制线向执行部件发送的各种控制信号/操作命令;微操作：执行部件接收微命令以后所完成的操作,微操作是执行部件中最基本的、不可再分解的操作;微指令：一组实现一定操作功能的微命令的组合形式,称为微指令;由操作控制和顺序控制两大部分组成;指令流水线：指指令执行步骤的并行;将指令流的处理过程划分为取指令、指令译码、执行、写结果等几个并行处理的过程段;2、CPU的功能;1指令控制控制程序的执行顺序；由于程序是一个指令序列,这些指令的相互顺序不能任意颠倒,必须严格按照程序规定的顺序进行;2操作控制控制器产生取指令、执行指令的所需要的全部操作控制信号,并依序送往相应的部件,从而控制这些部件按指令的要求完成规定的动作;3时间控制对各种操作实施时间上的定时；在计算机中,各种指令的操作信号和整个执行过程均受到时间的严格定时和事件先后顺序控制应在规定的时间点开始,在规定的时间内结束 ,以保证计算机有条不紊地自动工作;4数据加工完成指令规定的运算操作;3、根据给定的模型机和数据通路结构,画出指令周期流程1根据模型机和数据通路结构,分析指令周期流程;2指令周期流程实际上是一个指令流、数据流在数据通路上的流动过程;参见例题、习题;4、微程序控制器的原理及组成框图;1基本原理设计阶段：首先,根据CPU的数据通路结构、指令操作定义等,画出每条指令的指令周期流程图具体到每个时钟周期、微操作、微命令;然后,根据微指令格式、指令周期流程图编写每条指令的微程序;最后,把整个指令系统的微程序其中取指令的微程序段是公用的固化到控制存储器中;运行阶段：首先,逐条执行取指令公用微程序段,控制取指令操作;然后,根据指令的操作码字段,经过变换,找到该指令所对应的特定微程序段,从控制存储器中逐条取出微指令,根据微操作控制字段,直接或经过译码产生微命令控制信号,控制相关部件完成指定的微操作;一条微指令执行以后,根据微地址字段取下一条微指令2构成框图控制存储器ROM：存放全部指令系统的微程序；微地址寄存器uPC：具有自动增量功能,给出顺序执行的下条微指令地址；微命令寄存器uIR：存放由控制存储器读出的一条微指令;地址转移逻辑：①根据指令寄存器IR的操作码,定位到该指令对应的微程序段,uPC 初值；②如果判断条件P/状态条件=FALSE,则 uPC=uPC +1,顺序执行；③如果判断条件P/状态条件=TRUE,则uPC=根据策略形成新的微指令地址,程序转移;5、流水线中资源相关、数据相关、控制相关问题;资源相关：是指多条指令进入流水线后,在同一机器时钟周期内争用同一个功能部件所发生的冲突;数据相关：在一个程序中,如果必须等前一条指令执行完毕以后,才能执行后一条指令,那么这两条指令就是数据相关的;控制相关：控制相关冲突是由转移类指令引起的;当执行转移类指令时,可能为顺序取下条指令；也可能转移到新的目标地址取指令;如果流水线顺序取指令,而程序却需要转移时,进入流水线的指令并不是将要执行的指令,或者转移的目标指令可能还没有进入流水线,从而使流水线发生断流;第六章总线系统1、基本概念;总线：总线是一组能为多个部件分时共享的信息传送线,用来连接多个部件并为之提供信息交换通路;总线仲裁：当总线上的多个主设备主方同时竞争使用总线时,必须通过总线仲裁部件,以某种方式和策略选择其中一个主设备主方,接管总线的控制权,传送信息;总线同步定时：在同步定时协议中,事件出现在总线上的时刻由公共的统一的总线同步时钟信号来确定,所以总线中包含时钟信号线;每个事件都必须在规定的时间点开始,并在规定的时间范围内结束;每个事件的持续时间、一次总线操作的时间是确定的; 总线异步定时：在异步定时协议中,后一事件出现在总线上的时刻取决于前一事件什么时候结束,即建立在应答式或互锁机制基础上;在这种系统中,不需要统一的公共同步时钟信号; 一个事件持续的时间、一次总线操作的时间是不确定的;2、总线接口的功能1控制接口依据CPU的指令信息控制外围设备的动作,如启动、关闭设备等;2缓冲在为部设备和计算机系统其它部件之间用作为一个缓冲器,以补偿各种设备在速度上的差异 ;3状态接口监视外部设备的工作状态并保存状态信息,状态信息包括“准备就绪”、“忙”、“错误”等,供CPU询问外部设备时进行分析之用;4转换可以完成任何要求的数据转换,以确保数据能在为部设备和CPU之间正确地传送,如数据格式转换、并-串转换等;5整理可以完成一些特别的功能,如在批量数据传输时自动修改字计数器、当前内存地址寄存器;6程序中断每当外围设备向CPU请求某种动作时,接口即发送中断请求信号给CPU,申请中断;3、多总线结构辨析HOST总线：宿主总线,连接多CPU、cache、主存、北桥;64位数据线、32位数据线、同步定时总线;PCI总线：与处理器无关的高速外围总线,连接高速的PCI设备,32/64位数据线、32位地址线、同步定时、集中仲裁、猝发传送;LAGACY总线：遗留总线,可以是ISA、EISA、MCA等传统总线,连接中、低速设备,保护用户以前的投资;桥的分类：HOST桥北桥、PCI/LAGACY桥南桥、PCI/PCI桥;桥的作用：1连接两条总线,使彼此相互通信；2总线转换部件,可以把一条总线上的地址空间映射到另一条总线的地址空间上,从而使系统中任意一个总线上的主设备都能看到同样的一份地址表；3信号缓冲、电平转换、控制逻辑转换等;第八章输入输出系统1、基本概念;DMA周期挪用：也称周期窃取,当CPU响应DMA请求、初始化DMA 控制器之后,I/O设备去做准备,DMA控制器并不立即获得总线控制权,CPU继续获得总线控制权;I/O设备每准备好发送/接收一个数据后,由DMA控制器向CPU申请获得一个总线周期的控制权,传输一个字数据,然后释放总线控制权交给CPU,I/O设备继续准备;在整个DMA数据传送过程中,CPU和DMA控制器交替控制总线,可以充分发挥CPU和内存的效率,是DMA广泛采用的方式;通道：通道是一个特殊功能的处理器基于微处理器CPU、单片机实现的,它有自己的指令和程序通道指令、通道程序专门负责数据输入/输出的传输控制,而CPU将“传输控制”的功能下放给通道后只负责“数据处理”功能;CPU和通道分时使用系统总线和存储器,实现了CPU内部运算与I/O设备的并行工作;外围处理机方式PPU：PPU基本上是独立于主机工作的,它有自己的指令系统,完成算术/逻辑运算,读/写主存储器,与外设交换信息等;PPU的结构更接近一台计算机、或者就是一台通用计算机,一般称为前置机;在一些大型高效率的计算机系统中,可以设置多台PPU,分别承担I/O控制、通信、维护诊断等任务;2、多级中断处理过程;1中断请求获取CPU在一条指令执行完毕后,即转入公操作,查询是否有中断请求;2决定是否响应中断请求优先级排队：中断优先级排队电路决定是否响应该级中断请求;寻找中断源：中断响应,沿着指定优先级的菊花链,寻找中断源,并获取中断向量;3中断周期断点地址进入堆栈；状态寄存器进入堆栈；关中断,即修改中断屏蔽寄存器IM本级及以下的中断请求不予响应,开放本级以上的中断请求；形成中断服务子程序入口地址,改变PC;4中断处理：保护现场；中断处理设备服务；恢复现场；开中断,即修改中断屏蔽寄存器IM；中断返回,即状态寄存器、断点地址从堆栈中出栈,断点地址送PC;3、Pentium采用向量中断法,中断源、中断向量表、中断服务子程序入口地址的形成过程;指令给出：如软件中断指令INT n 中的n即为中断向量号;接口提供：可屏蔽中断是CPU接收外部中断控制器由数据总线送来的中断向量号；非屏蔽中断的向量号是固定的;CPU自动指定：识别错误、故障现象、中断产生条件自动在CPU内部形成;3将256个中断源的中断服务子程序入口地址集中保存在00000H-003FFH的1K区域中,称为中断向量表IVT;1获取中断向量号N；2根据N,查中断向量表IVT；34N+1,4N→IP、4N+3,4N+2→CS；4中断服务子程序入口地址为：24CS+IP;4、DMA基本操作过程;1外围设备发出DMA请求；2CPU在指令执行公操作期间,查询是否有DMA请求,决定是否响应设备的DMA请求；若响应请求,把CPU工作改成DMA操作方式,CPU初始化DMA控制器内存起始地址、字个数, DMA控制器从CPU接管总线控制权；3DMA控制器负责执行一个个数据传送操作；修改内存地址指针、计数；数据块传送结束时以中断方式向CPU报告；4CPU响应DMA传送结束的中断请求,善后处理,收回总线控制权,一次DMA传送操作结束;5、通道的功能;1CPU执行I/O指令,通道接收来自CPU输出的地址信息、控制信息,按指令要求与指定的外围设备进行通信;2从内存选取属于指定设备的通道程序,逐条执行通道指令,向设备控制器发送各种命令;3组织外围设备与CPU、内存之间进行数据传送,并根据需要提供数据缓存的空间,以及提供数据存入内存的地址和传送的数据量;4从外围设备得到设备的状态信息,形成并保存通道本身的状态信息,根据要求将这些状态信息传送给CPU;5将外围设备的中断请求和通道本身的中断请求,按次序及时报告CPU;第十一章并行体系结构1、基本概念并行性：并行性是指计算机系统具有可以同时进行运算或者操作的特性,它包括同时性与并发性两种含义；同时性是指两个或两个以上的事件在同一时刻发生；并发性是指两个或两个以上的事件在同一时间间隔发生如分时交替执行、重叠执行等;VLIW处理机：由编译程序在编译时找出指令间潜在的并行性,进行适当调度安排,把多个能并行执行的操作组合在一起,成为一条具有多个操作段的超长指令;由这条超长指令去控制VLIW处理机中多个互相独立工作的功能部件,每个操作段控制一个功能部件,相当于同时执行多条指令;超线程处理机：多个线程同时运行,并通过适当的管理调度策略,建立来自多线程的、已优化的尽量避免无关问题的多指令流;在一个时钟周期内,流水处理机可以同时处理来自多指令流的指令、可有效解决相关问题,称为同时多线程结构,即超线程技术; 向量处理机：采用流水线技术实现向量处理,向量的分量源源不断地进入流水线,各个分量的处理时间重叠,整体上提高向量的处理速度;每个时钟周期向流水线发射一组分量,流水线满载以后,每个时钟周期输出一组分量的运算结果;机群系统：机群系统是由一组完整的计算机指离开机群系统仍能独立运行自己任务,一般称为节点通过高性能的网络或局域网互连而成的系统;它作为一个统一的计算资源一起工作,并能产生一台计算机的印象;2、SMP的特点1有两个及以上功能相似、或相同的处理机；2这些处理机共享同一主存和I/O设施,以总线或者其它内部连接机制互连在一起；这样,存储器存取时间对每个处理机都是大致相同的；3所有处理机对I/O设备的访问,或通过同一通道,或通过提供到同一设备路径的不同通道；4所有处理机能完成同样的功能；5系统被一个集中式操作系统OS控制;OS提供各处理机及其程序之间的作业级、任务级和数据元素级的交互;OS跨越所有处理机来调度进程和线程、以及处理机间的同步,使得多个处理机的存在对用户是透明的,感觉就是一个处理机;。
组成原理复习大纲
组成原理复习大纲
第一、三章
• 1) 计算机软件组成分类 • 2）冯诺依曼结构特点 P9 • 3）计算机硬件的组成和分类 P9 • 4) 总线，总线带宽、总线宽度，总线的特点 • 5) 总线按照传输信息不同的分类 • 6) 集中控制优先权仲裁的三种方式 • 7) 总线周期的四个阶段 • 8） 异步通信的应答方式三种类型
8.23,8.24,8.25,8.26
第九章
• 1) 指令周期的4个阶段 • 2) 多级时序系统的概念，机器周期、时钟周期、指令周
期，例9.3
• 1、设机器数字长为8位（含一位符号位），若A = -3/64， B = 9/32，求[A+B]补和[A-B]补并还原成真值。
• 2. 设CPU共有16根地址线，8根数据线，MREQ 作访存控制 信号，R / W作读写命令信号。现有下列存储芯片：ROM（ 2K×8位，4K×4位，8K×8位），RAM（1K×4位， 2K×8位，4K×8位），及74138译码器和其他门电路（ 门电路自定）。试从上述规格中选用合适芯片，画出CPU 和存储芯片的连接图。要求：
第八章
• 1）控制器主要功能 • 2）CPU的组成及CPU内常用的四个寄存器 • 3）指令周期的概念及阶段划分及特点 • 4) 指令流水线及三种相关 • 5）超标量、超流水线及超长指令字的概念 • 6）引起中断的因素 • 7）中断服务程序的入口地址及向量地址概念 • 8）中断屏蔽技术（大题）例题8.2 及习题
第四章
• 1）存储器按照存储方式的分类，主存和辅存的特点 • 2） RAM分类和ROM分类 • 3) 存储器的层次结构 • 4）存储器按字编址，按字节编址，存储器地址线、数据
《组成原理》期末复习
个人计算机时代
随着微处理器和集成电路的出 现，计算机逐渐小型化，进入
家庭和办公室。
互联网时代
计算机与网络技术结合，实现 了全球信息共享和交流。
计算机系统组成
01
02
03
硬件系统
包括中央处理器、存储器、 输入输出设备等物理部件。
软件系统
包括操作系统、应用软件 等，用于控制计算机的运 作。
字长
CPU一次能处理的二进 制位数，单位是bit。
缓存
CPU内部存储数据的临 时存储器，分为一级缓
存、二级缓存等。
指令集
CPU支持的指令集合， 包括算术指令、逻辑指
令、控制指令等。
06 总线系统
总线的基本概念
总线的基本概念
总线是连接多个处理单元或存储 单元的传输线，用于实现各单元
之间的信息传输。
I/O设备
输入输出设备是计算机中用于与外部环境进行交互的硬件设 备。
输入设备包括键盘、鼠标、扫描仪、触摸屏等，用于将数据 输入到计算机中。输出设备包括显示器、打印机、音响等， 用于将计算机处理后的数据输出给用户。
I/O接口
I/O接口是连接计算机内部和外部设 备的桥梁。
I/O接口负责数据的传输和控制，它 能够将外部设备与计算机内部连接起 来，实现数据的交换和通信。常见的 I/O接口有USB、HDMI、SATA等。
THANKS FOR WATC结词
算术逻辑单元是运算器的核心部件，用于执行算术和逻辑运 算。
详细描述
算术逻辑单元（ALU）是计算机中执行算术和逻辑运算的部件， 它能够完成加、减、乘、除等算术运算以及与、或、非等逻辑 运算。ALU通过接收操作数和操作码，输出运算结果，是计算 机进行数据处理的关键部分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例49:不同的计算机有不同的指令系统，“RISC”表示的 意思是精简指令系统计算机 。 例50:存储器堆栈中，需要一个有加减计数功能寄存器作 为堆栈指示器SP ，用它来指明堆栈的栈顶位置的变化。 例51:半导体动态RAM靠 电容暂存电荷原理存贮信息， 而半导体静态RAM靠 双稳态电路（内部交叉反馈）原 理存贮息。 例52: SN74181 ALU是一个 4 位运算单元，由它组成16 位ALU需使用 4 片SN74181和1片SN74182 ,其目的是 为了实现 16位 并行操作。 例53:微程序存放在 控制存储器 （CM）中，它是CPU 中的部件。
例3： 在定点二进制运算器中，减法运算一般通 过（ D ）来实现。 A．原码运算的二进制减法器 B．补码运算 的二进制减法器 C．补码运算的十进制加法器 D．补码运算 的二进制加法器 例4：为了缩短指令中某个地址段的位数，有 效的方法是采用（ B ）。 A、立即寻址 B、寄存器寻址 C、间接寻 址 D、变址寻址
例9：根据目前常用的存储介质将存储器分为 半 导体存储器 、 磁表面存储器 和光盘存储器三 种。 例10：对存储器的要求是 存储容量大 、 存储 速度快 、和 成本价格低 。为了解决这方面的 矛盾，计算机采用多级存储体系结构。 例11：动态半导体存储器的刷新方式主要有 集 中刷新 、 分散刷新 和 异步刷新 三种方式。 例12：高速缓冲存储器（CACHE）常用的替换算 法有 先进先出算法 、最近最少使用算法 和随 机替换算法。
例38:指令系统是表征一台计算机性能的重要因素，指 令的格式 和功能 不仅直接影响到机器的硬件结构， 而且影响到系统软件 。 例39:CPU能直接访问主存储器 和高速缓冲存储器（或 CACHE） ，但不能直接访问磁盘和光盘。 例40:通道是一个特殊功能的处理器 ，它有自己的I/O指 令 ,专门负责数据输入输出的传输控制。 例41:控制部件通过控制线向执行部件发出各种控制命 令，通常把这种控制命令叫做微命令,而执行部件接 受此控制命令后所进行的操作叫做微操作 。 例42:定点原码除法和定点补码除法均可采用不恢复余 数（或加减交替）法，但在补码除法中，符号位参与 运算。 例43:按照总线仲裁电路位置的不同，总线仲裁有 集中 式 仲裁和 分布式 仲裁两种方式。
例3：在微指令的字段编码中，操作控制字 段的分段并非是任意的，必须遵循的分 段原则，其中包括：（1）把 互斥 性 的微命令分在同一段内，（2）一般每 个小段还要留出一个状态，表示不产生 微命令 。 例4：中断请求的一般判优顺序是 故障
引发的中断请求、DMA请求和外 部设备中断请求。
例5：高速缓冲存储器的地址映像方式有： 直接 映 、 全相联映像 、和 组相联映像 三种。 例6：DMA的数据块传送分为 DMA初始化 、 DMA传送 、和 DMA后处理 阶段。 例7： 静态 RAM是利用触发器电路的两个 稳定状态来表示信息“0”和“1”，故在不断开 电源时，可以长久保持信息； 动态 RAM 利用电容器存储的电荷来表示信息“0”和“1”， 因此需要不断进行刷新。 例8：现在所生产的存储器芯片的容量是有限的， 在字数或字长方面与实际存储器的要求都有很 大差距，所以需要在 位数 和 字数 两方 面进行扩展才能满足实际存储器的容量要求。
二、选择题 例1：真值-1011的八位原码是（ C ） A．00011001 B．00001011 C．10001011 D．1110001 例2：内存单元的内容可以是指令，也可以是数 据，它们在形式上没有差别，主要通过( C ) 来识别从内存单元取的是指令还是数据。 A．指令译码器 B. 主存单元 的地址范围 C. 指令执行的不同阶段 D. 时序信号
例21：在集中式总线仲裁中，（ C ）方式 响应时间最快。 A． 链式查询 B． 计数器定时查询 C． 独立请求 D． 以上三种相同 例22：中断屏蔽字的作用是（ B ） A．暂停外设对主存的访问 B．暂停对某些中断的响应 C．暂停对一切中断的响应 D．暂停CPU对主存的访问
例23:计算机（CPU）主频的周期是指（ A ）。 A． 时钟周期 B．指令周期 C． 工作周期 D． 存取周期 例24:使CPU与I/O设备完全并行工作方式是（ C ）方式。 A．程序直接传送 B．中断 C．通道 D．程序查询 例25:指令系统采用不同寻址方式的主要目的是（ D）。 A． 提高访问速度 B．简化指令译码电路 C． 增加内存容量 D． 扩大寻址范围 例26:在主机中，能对指令进行译码的器件是（ D ）。 A． 存储器 B． ALU C． 运算器 D． 控制器
例17：CPU可直接编程访问的存储器是 （ D ）。 A．光盘存储器 B．虚拟存储器 C．磁盘存储器 D．主存储器 例18：程序计数器是指（ D ）。 A．可存放指令的寄存器 B．可存放程序状态字的寄存器 C．本身具有计数逻辑与移位逻辑的寄存器 D．存放下一条指令地址的寄存器
例19：在异步控制的总线传送中（ C ）。 A．所需时间固定不变 B．所需时钟周期数一定 C．所需时间随实际需要可变 D．时钟周期长度视实际需要而定 例20：零地址指令可选的寻址方式是 （ C ）。 A．立即寻址 B．间接寻址 C．堆栈寻址 D．寄存器寻址
例13：在数的表示范围方面，浮点比定点 大 。在 运算规则方面，浮点比定点 复杂 。在运算 精度方面，浮点比定点 高 。 例14：控制器按照微命令形成方法不同分为： 组 合逻辑控制器和微程序控制器。 例15：计算机操作与时序信号之间的关系称为时序 控制方式，时序控制方式可分为: 同步控制 和异步控制两大类。 例16：DMA（直接内存访问）方式中，DMA控制 器从CPU完全接管对 总线 的控制，数据交换 不经过CPU,而直接在内存和 I/O设备 之间 进行.
例44:工作周期也称为机器周期 ；一个工作周期包含若 干个时钟周期 。任何一条指令的指令周期至少需要 时钟周期 2 个工作周期。 例45:在3种集中式总线仲裁方式中，独立请求方式响应 时间最快，链式查询方式对电路故障最敏感。 例46:在单总线结构的计算机系统中，每个时刻只能有 两个设备进行通信，在这两个设备中，获得总 。 例47:设D为指令中的形式地址，RI为基址寄存器，PC 为程序计数器。若EA=(RI)+D ，则为变址寻址寻址 方式；若为相对间接寻址方式，则有效地址为EA＝ （PC）+D 。 例48: BCD码的含义是二进制编码的十进制数，最广泛 使用的一种BCD码是 8421BCD码 。
例21：微程序入口地址是根据 指令操作码 通 过 微地址形成电路 产生的。 例22：某半导体存储器的地址码为16位，因此 该机由地址码计算出的主存最大容量为 64K (或216) 个单元。 例23：一个直接映像的Cache，有64个块，主存 共有4096个块，每个块64个字，因而在主存地 址中，应有标记字段 6 位，Cache的容量为 4096（或64×64）字。 例24：指令操作码字段表示指令的操作特性与 功能 ，而地址码字段表示 操作数地址或操 作数 。
例7：总线的数据通路宽度是指（ A ）。 A．能一次并行传送的数据位数 B．可依次串行传送的数据位数 C．单位时间内可传送的数据位数 D．可一次并行传送的数据的最大值 例8：在多级存储体系中，“cache—主存” 结构的作用是解决（ D ）的问题。 A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配
例5：脉冲型微命令的作用是（ A ）。 A.用脉冲边沿进行操作定时 B.在该脉冲宽度时间内进行ALU操作 C.在该脉冲宽度时间内进行数据传送 D.在该脉冲宽度时间内打开数据传送通路 例6：下列叙述中，能反映RISC特征的有( A )。 A．设置大量通用寄存器 B．指令长度可变 C．丰富的寻址方式 D．使用微程序控制器
例17：若浮点数的尾数用补码表示，当运算结 果的两位符号位和小数点后的第一位是 00.1 或 11.0 时，表明结果是规格化的数。 例18：在补码一位乘法中，如果判断位YiYi1=10，则下一步（但不是最后一步）的操作 是将部分积加上 [-X]补 ，再向 右 移一 位。（设x为被乘数，y为乘数） 例19：由于一个存储器芯片的容量和位数一般 不能满足使用要求，所以通常将若干个芯片 按 串联 和 并联 两种方式相连接。 例20：按数据传输格式来分，I／O接口类型可 分 并行接口 和 串行接口 两种。
《计算机组成原理》
期末考试复习
计算机组成原理考试题型说明 一、填空题（20%） 二、选择题（10% ） 三、是非判断题（10%） 四、简答题（15%） 五、计算应用题（32%） 六、分析设计题（13%）
计算机组成原理考试样题讲解
一、填空题 例1：微指令分 操作 控制字段和 顺序 控制 字段两部分编码。 例2：设相对寻址的转移指令占2个字节，第一 字节为操作码，第二字节是位移量（用补码表 示），每当CPU从存储器取出一个字节时，即 自动完成（pc）+ 1→ pc。设当前指令地址为 3008H，要求转移到300FH，则该转移指令第 二字节的内容应为 05H 。若当前指令地址 为300FH，要求转移到3004H，则该转移指令 第二字节的内容为 F3H 。
例11：浮点加减中的对阶（ A ）。 A ．将较小的一个阶码调整到与较大的一个阶 码相同 B ．将较大的一个阶码调整到与较小的一个阶 码相同 C ． 将被加数的阶码调整到与加数的阶码相 同 D ．将加数的阶码调整到与被加数的阶码相同 例12：为了减少指令中的地址个数，可以采用 （ B ） A．直接寻址 B．隐含寻址 C．相对寻址 D．变址寻址
例32:补码乘法运算可以分解为 相加 和右移 两种基本操 作。 例33:CPU从主存取出一条指令并执行该指令的时间叫指 令周期，它常用若干个机器周期来表示，而后者又包含 若干个时钟周期 。 例34:微程序控制器的核心部件是控制存储器 ，它一般用 只读存储器构成。 例35:微指令执行时，产生后继微地址的方法主要有计数 器方式 、断定方式等。 例36:虚拟存储器指的是主存--辅存 层次，它给用户提供 了一个比实际主存 空间大得多的虚拟地址 。 例37:设置CACHE的理论依据是程序访问的局部性原理。