微机原理第二章习题答案
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第2章作业及答案
第2章8086微处理器及其系统习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么在执行指令期间,EU 能直接访问存储器吗，为什么【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同这样的设计思想有什么优点【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第二章习题参考答案
微机原理第二章习题参考答案微机原理第二章作业参考答案：1．（2字节）a.指由8个二进制位组成的通用基本单元（6时钟周期）b.是cpu指令执行时间的刻度（10软件配置管理空间）c.cpu所要出访的存储单元数，与cpu地址总线条数有关（11实际地址）d.唯一能代表存储空间每个字节单元的地址，用5位16进制数表示（7总线周期）e.cpu执行访问存储器或i/o操作所花时间（12逻辑地址）f.由段基址和段偏转地址共同组成，均用4十一位16十进制则表示（4基本指令继续执行时间）g.指寄存器乘法指令继续执行所花掉时间（3指令）h.顺利完成操作方式的命令（1字长）i.指cpu在交换、加工、存放信息时信息位的基本长度（5指令执行时间）j.各条指令执行所花时间，不同指令值不一（8cache）k.为减轻cpu与主存储器间互换数据的速度瓶颈而建立的高速缓冲存储器（9虚拟存储器）l.cpu执行程序时看见的一个速度吻合内存却具有外存容量的假想存储器2．（1）mhz频率单位，可以用来表示cpu的主频1mhz＝1000000hz（2）ghz频率单位，可以用来表示cpu的主频1ghz＝1000000000hz（3）μs时间单位，可以用来表示基本指令执行时间1μs＝10s（4）mips每秒百万条指令，用来表示基本指令执行速度（5）kb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1kb＝2bytes（6）mb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1mb＝2bytes（7）gb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1gb＝2bytes（8）tb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1tb＝2bytes3.eu的共同组成部件：（3）alu（7）状态标志寄存器（9）掌控单元（12）通用寄存器组与biu的共同组成部件：(1)地址部件au(2)段界检查器（4）20十一位地址产生器（5）20十一位物理地址加法器（6）指令队列（8）总线掌控逻辑（10）段寄存器组（11）指令指针4．标志sf（b符号标志）cf（d位次标志）af（h辅助位次标志）df（i方向标志）tf（a陷阱标志）of（c外溢标志）pf（f奇偶标志）if（g中断容许标志）zf（e零标志）类型sssccsscs为0时则表示的状态两个带符号数运算结果就是正数两个并无符号数经alu运算后并无位次或者借位产生两个数运算时，两个高4十一位运算并无位次或者借位产生数据串成操作方式的增量地址为自动递减正常调试两个带符号数运算后没产生外溢运算结果数据高8位中二进制存有奇数个1中断屏蔽数据运算时结果不为零403020?6107．首地址pa=62d87h末地址pa=62d87h＋28h(则表示40字节)－1h＝62daeh8.实际地址：99a40h9．实际地址：3ba00h10填写下列个状态下的有效信号状态总线操作类型t1t2t3t4最小模式下总线存储器读操作最小模式下总线存储器写操作11.特点方式最小模式最大模式12．00130h:00131h:00135h:00136h:13.0dah31h7fh5ehmn/mx引脚高电平低电平处理器个数12个以上总线控制信号的产生8086828834h00230h:2dh00231h:0abh00232h:00233h:67h14.55h00330h:20h00331h:00332h:45h00333h:20h00334h:53h00335h:20h00336h:54h00337h:20h00338h:43h15．(1)ds:11a7es:11a7ss:21becs:31b8ds,es段顶:11a70hss段顶上:21be0hss段底:22ca8hcs段顶上:31b80hds,es段底:21a6fhcs段底:41b7fh(2)of=0df=0if=1sf=0zf=0zf=0pf=0cf=016.5ch20a28h:00h20a29h:7ah20a2ah:20a2bh:20a2ch:20a2dh:20a2eh:20a2fh:20a30h:20a31h:53h42h0ffh12h00h5bh0ah入栈完毕时，（ss）＝20a0h（ip）＝0028h17．8086系统中：（1）8284a时钟产生器的作用是：为8086cpu提供时钟，产生cpu所需的系统时钟信号（2）8282/8283地址锁存器的作用是：锁存8086地址总线中的信息（3）8286/8287总线收发器的作用是：传送8086数据总线中的信息（4）8288总线控制器的促进作用就是：在最小工作模式下产生8086系统所需的掌控信号18．8086寻址i/o端口时，使用16条地址线，可寻址32k个字端口,或64k个字节端口。
微机原理第二章练习题及解
微机原理第二章练习题及解一：单项选择题●8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFHC：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFH●8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH●当RESET信号为高电平时，寄存器初值为FFFFH的是（ A ）。
A：CS B：ES C：IP D：BP●地址锁存发生在指令周期的（ A ）时刻。
A：T1 B：T2 C：T3 D：T4●8086CPU读数据操作在总线周期的（ D ）时刻。
A：T1 B：T1，T2 C：T2，T3 D：T3，T4●8086CPU写数据操作在总线周期的（ D ）时刻。
A：T1 B：T2 C：T2，T3 D：T2，T3，T4●8086与外设进行数据交换时，常会在（ C ）后进入等待周期。
A：T1 B：T2 C：T3 D：T4●计算机中数据总线驱动器采用的基本逻辑单元是（ C ）。
A：反相器B：触发器C：三态门D：译码器●计算机中地址锁存器采用的基本逻辑单元是（ B ）。
A：反相器B：触发器C：三态门D：译码器●计算机中地址锁存器的输出信号状态是（ B ）。
A：单向双态B：单向三态C：双向双态D：双向三态●8086CPU从功能结构上看，是由（ D ）组成A：控制器和运算器B：控制器,运算器和寄存器C：控制器和20位物理地址加法器D：执行单元和总线接口单元●执行指令IRET后弹出堆栈的寄存器先后顺序为（ D ）。
A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS●下列逻辑地址中对应不同的物理地址的是（ C ）。
微机原理课后答案。第二章
13．略。
8．略，见教材P37。
9．在某系统中，已知当前（SS）＝2360H，（SP）＝0800H，那么该堆栈段在存储器中的物理地址范围是什么？若往堆栈中存入20个字节数据，那么SP的内容为什么值？
答：（SS）×10H＋（SP）＝23600H＋0800H＝23E00H，堆栈段在存储器中的物理地址范围是23600H～23E00H。若往堆栈中存入20个字节数据，那么SP的内容为0800H－14H＝07ECH。（20的十六进制为14H）。
10．已知当前数据段位于存储器的B4000H到C3FFFH范围内，则段寄存器DS的内容为多少？
答：段寄存器DS的内容为B4000H。
11．8086系统中为什么一定要有地址锁存器？需要锁存哪些信息？
答：由于8086CPU受芯片封装的限制，只有40个管脚，所以地址线和数据线只能采用复用的方式共同使用某些管脚。对存储器进行访问时，在读取数据或写入数据时，存储器芯片要求在这个过程中地址信息必须稳定提供给存储器，而由于8086CPU地址线和数据线是复用的，就不可能在同一时刻具有地址和数据的两种功能。这就需要在CPU提供地址信息时，将地址锁存起来，以保证下一个时刻当这些复用的管脚起着数据线的功能时，存储器有正确的地址信息。要锁存的信息包括这些复用管脚的地址和BHE等信号。
在8086系统的地址形成中，当段地址确定后，该段的寻址范围就已经确定，其容量不大于64KB。同时，通过修改段寄存器内容，可达到逻辑段在整个1MB存储空间中浮动。各个逻辑段之间可以紧密相连，可以中间有间隔，也可以相互重叠（部分重叠，甚至完全重叠）。采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB存储空间的访问，同时在大部分指令中只要提供16位的偏移地址即可。
微机原理第2章答案
第2章习题参考解答1．8086处理器内部一般包括哪些主要部分?8086处理器与其他处理器一样，其内部有算术逻辑部件、控制与定时部件、总线与总线接口部件、寄存器阵列等。
按功能结构可分为两部分，即总线接口单元(BIU)与执行单元(EU)。
BIU主要包括段寄存器、内部通信寄存器、指令指针、6字节指令队列、20位地址加法器和总线控制逻辑电路。
EU主要包括通用寄存器阵列、算术逻辑单元、控制与定时部件等。
2．什么是总线? —般微机中有哪些总线?所谓总线是指电脑中传送信息的一组通信导线，它将各个部件连接成—个整体。
在微处理器内部各单元之间传送信息的总线称为片内总线；在微处理器多个外部部件之间传送信息的总线称为片外总线或外部总线。
外部总线又分为地址总线、数据总线和控制总线。
随着电脑技术的发展，总线的概念越来越重要。
微机中常用的系统总线有PC总线、ISA总线、PCI总线等。
3．什么是堆栈?它有什么用途?堆栈指针的作用是什么?堆栈是一个按照后进先出的原则存取数据的部件，它是由栈区和栈指针组成的。
堆栈的作用是：当主程序调用子程序、子程序调用子程序或中断时转入中断服务程序时，能把断点地址及有关的寄存器、标志位及时正确地保存下来，并能保证逐次正确地返回。
堆栈除了有保存数据的栈区外，还有一个堆栈指针SP，它用来指示栈顶的位置。
假设是“向下生成”的堆栈，随着压入堆栈数据的增加，栈指针SP的值减少。
但SP始终指向栈顶。
4．在8086 CPU中，FR寄存器有哪些标志位?分别说明各位的功能。
8086 CPU中设置了一个16位的标志寄存器FR，其中用了9位，还有7位保留。
9位中有3位作为控制标志，6位作为状态标志。
IF：中断控制标志。
当IF＝1时，允许可屏蔽中断请求；当IF＝0时，禁止可屏蔽中断请求。
TF：单步运行标志。
当TF＝1，单步运行；TF＝0，连续运行程序。
DF：方向标志。
当DF＝0，串操作时地址按增量修改；DF＝1，地址按减量修改。
微机原理第2章练习题及答案
第2章计算机中的数制和编码一、自测练习题㈠选择题1．在计算机内部，一切信息的存取、处理和传送都是以( )形式进行的。
A．BCD码B．ASCII码C．十六进制 D．二进制2．在下面几个不同进制的数中，最大的数是( )。
A．1100010B B．225Q C．500 D．1FEH3．在下面几个不同进制的数中，最小的数是( )。
A．100100lB B．75 C．37Q D．0A7H4．十进制数38的8位二进制补码是( )。
A．0011001 B．10100110 C．10011001 D．001001105．十进制数－38的8位二进制补码是( )。
A．01011011 B．11011010 C．11011011 D．010110106．有一个8位二进制数的补码是11111101，其相应的十进制真值是( )。
A．－3 B．－2 C．509 D．2537．十进制数－75用二进制数10110101表示，其表示方式是( )。
A．原码B．补码C．反码D．ASCII码8．已知[X]原＝100110101B，[Y]原＝11101011B，则[X－Y]补＝( )。
A．溢出B．01111011B C．10000101B D．0101000lB 9．构成微机的主要部件除CPU、系统总线、I／O接口外，还有( )。
A. CRT B．键盘C．磁盘D．内存(ROM和RAM)10．下列数中为最小值的是( a )。
A．28D B．01100011B C．10011000BCD D．5AH11．下列数中为最大值的是( b )。
A．5AH B．011000lIB C．28 D．(10011000)BCD 12．目前，在计算机中采用二进制数，是因为( )。
A．容易实现B．算术四则运算规则简单C．书写方便D．可进行二值逻辑运算13．计算机中常用的BCD码是( )。
A．二进制数B．十六进制数C．二进制编码的十进制数D．不带符号数的二进制形式14．10001010是( )。
微机原理习题课
微机原理习题课第二章习题答案一、填空题1、MOV AX，7896HADD AL，AH上述指令执行后，标志位CF和OF的值是（）。
2、MOV SP，3210HPUSH AX 执行上述指令序列后，SP寄存器的值是( )3、重复前缀指令REP的重复次数由（）决定。
4、在串操作指令前使用重复前缀指令REPE，终止串的重复操作条件是（）。
5、下面指令序列执行后完成的运算，正确的算术表达式应是（）。
MOV AL，BYTE PTR XSHL AL，1DEC ALMOV BYTE PTR Y，AL6、下面程序段执行后，AL中的内容是（）MOV AX，8833HADD AL，AHDAA7、如JMP指令采用段间间接寻址，那么由4个相邻字节单元中存放有转移地址，其中前两个字节存放的是____ IP____，而后两个字节存放的是____ CS____。
8、执行下面的程序段后，AX=_________ 。
MOV CX，5；MOV AX，50；NEXT：SUB AX，CX；LOOP NEXT；HLT9、MUL WORD PTR [SI] ，原操作数__________；目标操作数__________；10、设AL=-18，CL=2，则执行SAR AL，CL 后，AL=__________ 。
11、设AH＝0，AL＝06H，BL＝09H，执行指令ADD AL，BLAAA之后，其结果应是（）。
12、指令LOOPNZ 退出循环的条件是（）。
13、MOV AX, 65A3;AND AX, 0FA03AX=___5FA6_______,若作为无符号数，其十进制值为___24486_______，若作为带符号数，其十进制值为____+24486______.14、(西安交大)写出一条能完成下述操作的指令（1）将AH的最高3位清零，其他位不变（）（2）AH的低半字节置1，其他位不变（）（3）AH的最低位取反，其他位不变（）15、（西南交大) 8086 CPU在基址-变址寻址方式中，基址寄存器可以是( )和( )，变址寄存器可以是( )和( )。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.11
• 一本以ASCII码编码的300页的小说，按 57.6 Kbps的速率需要传输多长时间？
– T=8bit/字符*3500字符/页*300页/57.6 Kbps≈146秒
2.12
• 一个存储器的容量为4 MB，每个单元可以 存放一个字节，那么其最大地址的十六进 制表示是什么？
– 因为4MB=222，所以若存储单元从00000H开始 编址，则其最大地址为3FFFFFH。
2.20
• 某系统总线的一个存取周期最快为3个总线 时钟周期，在一个总线周期中可以存取32 位数据。若总线的时钟频率为8.33 MHz， 则总线的带宽为多少MBps？
– 总线带宽= 32bit × 8.33MHz × 1 ÷ 8bit / Byte = 11.11MBps
3
13
总线带宽
总线带宽(bus band width) 表示单位时间内总线能 传送的最大数据(bit)量，因此可以用
– 优点：全互锁方式可靠性高，适应性强，传输 距离长。
– 缺点：比同步效率低，握手控制电路复杂，交 互的网络过程会影响系统工作速度，且速度难 以提高。
2.18
• 半同步总线怎样实现总线
联络？什么是零等待？
– 采用CLK和WAIT两个控制 信号；
– 系统在收发双方速度基本匹 配的情况下由CLK信号进行 同步；
A．11001011
B．11010110
C．11000001
D．11001001
(6) 单纯从理论出发，计算机的所有功能都可以交给硬件实 现。而事实上，硬件只实现比较简单的功能，复杂的功能 则交给软件完成。这样做的理由是( BCD )。
A．提高解题速度
B．降低成本
C．增强计算机的适应性，扩大应用面
D．易于制造
C．便于系统升级
D．解决存储容量、价格和存取
速度之间的矛盾
2
(9) 在多级存储体系中，cache-主存结构的作用是解决 ( D )问题。
A．主存容量不足
B．主存与辅存速度不匹配
C．辅存与CPU速度不匹配 D．主存与CPU速度不匹配
(10) 下列说法中正确的是( CD )。
A．虚拟存储器技术提高了计算机的速度
C．PCI总线采用同步时序协议和集中式仲裁策略
D．总线的带宽即总线本身所能达到的最高传输速率
(14) 下列各项中，不是同步总线协定特点的是( D )。
A．不需要应答信号
B．各部件的存取时间比较接近
C．总线长度较短
D．总线周期长度可变
(15) 在计算机系统中，下列部件都能存储信息：① 主存； ② CPU内的通用寄存器；③ cache；④ 磁带；⑤ 磁盘。 其中，内存包括( ① )；属于外存的是( ④⑤ )；由 半导体材料构成的是( ①②③ )。按照CPU存取速度排 列，由快至慢依次为( ②③①(⑤④) )
(12) 程序查询I/O时总是按( B )的次序完成一个字符的 传输。
A．写数据端口，读/写控制端口 B．读状态端口，读/写数
据端口
C．写控制端口，读/写状态端口 D．读控制端口，读/写数
据端口
3
(13) 下列陈述中不正确的是( A )。
A．总线结构传送方式可以提高数据的传输速度
B．与独立请求方式相比，菊花链式查询方式对电路的故障 更敏感
B．cache与主存统一编址，cache的地址空间是主存地址空 间的一部分
C．主存是由易失性的随机读写存储器构成的
D．cache的功能全部由硬件实现
(11) 在CPU与外设之间设计接口电路的目的主要有 ( ABCD )。
A．解决驱动能力问题
B．控制数据传送速度
C．完成数据形式转换
D．负责CPU与外设的联络
• 集中式（主从式）仲裁：采用专门的控制器或仲裁器，总线控制器或仲裁器 可以是独立的模块或集成的CPU。协议简单而有效，但总体系统性能较低。
• 分布式（对等式）仲裁：控制逻辑分散在连接与总线上的各个部件或设备中。 总线协议复杂且昂贵，但可换来CPU和总线的高效使用。
– 按仲裁机制不同，分为： • 串行仲裁：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式 允许信号线上位置决定，具有较好的灵活性和可扩充性。主控模块数目多 时，总线请求相应的速度较慢。 • 并行仲裁：各主控模块有独立的请求信号线和允许信号线，其优先级别由总 线仲裁器内部模块判定。总线请求响应得速度快，扩充性较差。 • 混合仲裁：串并行结合，既有较好的灵活性和可扩充性，又可容纳较多设 备，且响应速度较快。
4
2.3
• 假如想从一个字节中分离出中间4位，而其 他位设为0，那么必须使用什么运算和什么 掩码？假如想把一个字节的中间4取反而其 他位不变呢？
– 分离中间四位：用与运算，掩码为 00111100 – 取反中间四位：用异或运算，掩码为
00111100
2.4
• 通常使用逻辑运算代替数值运算是非常方 便的。例如，逻辑运算AND将两个位组合 的方法同乘法运算一样。哪一种逻辑运算 和两个位的加法几乎相同？这样情况下会 导致什么错误发生？
“总线位宽×数据周期数×时钟频率” 来表示。 总线位宽: 数据信号线的数目: 比如 32bit
总线复用；成本、串扰； 数据周期数 每个时钟周期内传送数据的次数: 比如1/3
系统功能设计 时钟频率: 比如8.情况下需要总线判决？总线判决的目的何在？常见的判决方法有 哪些？各有什么特点？ – 当多个主设备同时提出总线请求时需要总线判决。总线判决的目的是合 理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。 – 按控制机制设置的不同，分为：
CLK M/ IO A19 /S6 ～A16 /S3 BHE/S7
ALE
READY
– 收发双方速度差异较大的情 况下，系统使用WAIT信号 进行握手联络，必要时插入 一个或多个等待周期Tw。
– 零等待：WAIT信号控制 时，需要插入0个等待周期。
AD15～AD0 RD
DT/R DEN
总线周期
T1
T2
2.8
• 如果每个数字采用每字节一个ASCII码的模 式编码，那么3个字节可以表示的最大数字 值是多少？如果采用二进制编码呢？
– 每个数字采用每字节一个ASCII码的模式即为 非压缩BCD码，其表示的最大数字值为十进制 的999；
– 采用二进制编码时3个字节可以表示的最大的 数字值为十进制的224-1。
– 时钟周期指计算机系统中最小的基本时间分段； – 指令周期指读取并执行一条指令所需的时间； – 它们之间的关系是：时钟周期由计算机主频决定，总
线周期和指令周期一般由多个时钟周期组成，但一个 指令周期可能包括零个或多个总线周期。
2.16
• 同步总线有哪些优缺点？主要用在什么场合？
– 同步总线依靠同一的时钟来确定时序控制。 – 优点
2.10
• 采用ASCII编码，每页3500个字符，则存储 一本400页的小说需要多少字节的存储空 间？如果用Unicode则需要多少字节的存 储空间？
– ASCII码长为8bit，计算机中以1个字节存储， 则这本小说需要占用的存储空间为：1字节/字 符*3500字符/页*400页=1400KB；
– 而Unicode码长为16bit，计算机中以2个字节存 储，则这本小说需要占用的存储空间为：2字 节/字符*3500字符/页*400页=2800KB。
– 将小写字母与掩码20H进行OR操作即可转变为大写字 母（将bit5置1），将大写字母与掩码0DFH进行AND 操作即可转变为小写字母（将bit5清0）。
0 1000 0 01
0 1100 0 01
01011010
0 0 1 0 0 0 0 0 20H
01111010
1 1 0 1 1 1 1 1 0DFH
A．补码
B．原码
C．补码和反码
D．原码和反码
(4) 定点8位字长的字，采用2的补码形式时，一个字所能表 示的整数范围为( )。
A．-128~+127
B．-127~+127
C．-129~+128
D．-128~+128
1
(5) 若下列字符码(ASCII)中有奇偶校验位，但没有数据错 误，那么采用偶校验的字符码是( D )。
– 逻辑运算OR和两个位的加法几乎相同。 – 问题在于多个bit的乘或加运算无法用AND或
OR运算替代，因为逻辑运算没有相应的进位机 制。
5
2.5
• 将ASCII码中的小写字母变为大写字母，需要使 用什么逻辑运算和什么掩码？大写字母变小写字 母呢？
– ASCII码中小写字母编码为41H~5AH，大写字母编码 为61H~7AH，因此：
微机原理 第二章习题
2.2
(1) 下列无符号数中最小的数是( )。
A.(01A5)H B.(110110101)B C.(2590)D D.(3764)O (2) 下列无符号数中最大的数是( )。
A.(10010101)B B.(227)O C.(96)H D.(143)D (3) 在机器数( )中，零的表示形式是唯一的。
• 电路设计简单，总线带宽大，数据传输速度快，成本低。
– 缺点
• 时钟以最慢速设备为准，高速设备性能将受到影响；不能用于 长距离连接。
– 主要用于近距离、能提供相同时钟源的各种操作。适 用于设备类型少且距离较近高速运行的系统。
11
2.17
• 异步总线怎样实现总线联络？它有哪些优 缺点？
– 异步总线依靠传送双方相互制约的握手信号来 实现定时控制，以确定下一步操作。
• 确定指令集中是否有乘法指令属于计算机体系结构的内容，而 乘法指令是由专门的乘法器实现还是用加法器实现则属于计算 机组成原理的内容，乘法/加法器底层的物理器件类型及微组 装技术则属于计算机实现的内容；