微机原理_第二章习题_1
微机原理第二章复习题(附答案)期末考试题
微机原理第二章复习题(附答案)1. 8086 CPU有__________位数据总线和__________位地址总线。
直接可寻址空间为1MB。
2. 如果微机处理器的地址总线为20位，它的最大直接可寻址空间为___________。
3. 8086/8088 CPU内部设置了两个独立的部分，即___________和___________。
4. 8086/8088 CPU内部设置了两个独立的部分，即__________和指令执行部件（EU）。
其中指令执行部件（EU）由四个部分组成，分别是算术逻辑单元ALU、__________、__________和EU 执行控制部分。
5. 微型计算机的ALU部件是包含在（）之中。
A. 存储器B. I/O接口C. CPU的BIU中D. CPU的EU中6. 下列哪项不属于指令执行部件EU的组成部分（）。
A. 算术逻辑单元ALUB. 标志寄存器（FR）C. 4个16位段地址寄存器D. EU 执行控制部分7. 在8086/8088 CPU系统中，CPU被启动后，CPU内部的各寄存器和标志寄存器的内容自动设置，CS=__________、IP=__________引导程序的入口地址为__________。
8. 8086／8088系统中，CPU被启动后，将从地址__________开始执行指令。
9. 8086/8088系统中，CPU被启动后，处理器内部的CS寄存器自动设置为___________，8086/8088引导程序的入口地址在___________。
（）A. 0000H 00000HB. 0000H FFFF0HC. FFFFH 00000HD. FFFFH FFFF0H10. 8086/8088系统中，CPU被启动后，处理器内部的CS寄存器自动设置为___________，IP自动设置为___________。
（）A. 0000H 0000HB. 0000H FFFFHC. FFFFH 0000HD. FFFFH FFFFH11. 8086/8088中，关于总线周期叙述不正确的是（）。
微机原理第二章习题答案
2.11
• 一本以ASCII码编码的300页的小说，按 57.6 Kbps的速率需要传输多长时间？
– T=8bit/字符*3500字符/页*300页/57.6 Kbps≈146秒
2.12
• 一个存储器的容量为4 MB，每个单元可以 存放一个字节，那么其最大地址的十六进 制表示是什么？
– 因为4MB=222，所以若存储单元从00000H开始 编址，则其最大地址为3FFFFFH。
2.20
• 某系统总线的一个存取周期最快为3个总线 时钟周期，在一个总线周期中可以存取32 位数据。若总线的时钟频率为8.33 MHz， 则总线的带宽为多少MBps？
– 总线带宽= 32bit × 8.33MHz × 1 ÷ 8bit / Byte = 11.11MBps
3
13
总线带宽
总线带宽(bus band width) 表示单位时间内总线能 传送的最大数据(bit)量，因此可以用
– 优点：全互锁方式可靠性高，适应性强，传输 距离长。
– 缺点：比同步效率低，握手控制电路复杂，交 互的网络过程会影响系统工作速度，且速度难 以提高。
2.18
• 半同步总线怎样实现总线
联络？什么是零等待？
– 采用CLK和WAIT两个控制 信号；
– 系统在收发双方速度基本匹 配的情况下由CLK信号进行 同步；
A．11001011
B．11010110
C．11000001
D．11001001
(6) 单纯从理论出发，计算机的所有功能都可以交给硬件实 现。而事实上，硬件只实现比较简单的功能，复杂的功能 则交给软件完成。这样做的理由是( BCD )。
A．提高解题速度
B．降低成本
C．增强计算机的适应性，扩大应用面
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第二章习题参考答案
微机原理第二章习题参考答案微机原理第二章作业参考答案：1．（2字节）a.指由8个二进制位组成的通用基本单元（6时钟周期）b.是cpu指令执行时间的刻度（10软件配置管理空间）c.cpu所要出访的存储单元数，与cpu地址总线条数有关（11实际地址）d.唯一能代表存储空间每个字节单元的地址，用5位16进制数表示（7总线周期）e.cpu执行访问存储器或i/o操作所花时间（12逻辑地址）f.由段基址和段偏转地址共同组成，均用4十一位16十进制则表示（4基本指令继续执行时间）g.指寄存器乘法指令继续执行所花掉时间（3指令）h.顺利完成操作方式的命令（1字长）i.指cpu在交换、加工、存放信息时信息位的基本长度（5指令执行时间）j.各条指令执行所花时间，不同指令值不一（8cache）k.为减轻cpu与主存储器间互换数据的速度瓶颈而建立的高速缓冲存储器（9虚拟存储器）l.cpu执行程序时看见的一个速度吻合内存却具有外存容量的假想存储器2．（1）mhz频率单位，可以用来表示cpu的主频1mhz＝1000000hz（2）ghz频率单位，可以用来表示cpu的主频1ghz＝1000000000hz（3）μs时间单位，可以用来表示基本指令执行时间1μs＝10s（4）mips每秒百万条指令，用来表示基本指令执行速度（5）kb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1kb＝2bytes（6）mb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1mb＝2bytes（7）gb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1gb＝2bytes（8）tb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1tb＝2bytes3.eu的共同组成部件：（3）alu（7）状态标志寄存器（9）掌控单元（12）通用寄存器组与biu的共同组成部件：(1)地址部件au(2)段界检查器（4）20十一位地址产生器（5）20十一位物理地址加法器（6）指令队列（8）总线掌控逻辑（10）段寄存器组（11）指令指针4．标志sf（b符号标志）cf（d位次标志）af（h辅助位次标志）df（i方向标志）tf（a陷阱标志）of（c外溢标志）pf（f奇偶标志）if（g中断容许标志）zf（e零标志）类型sssccsscs为0时则表示的状态两个带符号数运算结果就是正数两个并无符号数经alu运算后并无位次或者借位产生两个数运算时，两个高4十一位运算并无位次或者借位产生数据串成操作方式的增量地址为自动递减正常调试两个带符号数运算后没产生外溢运算结果数据高8位中二进制存有奇数个1中断屏蔽数据运算时结果不为零403020?6107．首地址pa=62d87h末地址pa=62d87h＋28h(则表示40字节)－1h＝62daeh8.实际地址：99a40h9．实际地址：3ba00h10填写下列个状态下的有效信号状态总线操作类型t1t2t3t4最小模式下总线存储器读操作最小模式下总线存储器写操作11.特点方式最小模式最大模式12．00130h:00131h:00135h:00136h:13.0dah31h7fh5ehmn/mx引脚高电平低电平处理器个数12个以上总线控制信号的产生8086828834h00230h:2dh00231h:0abh00232h:00233h:67h14.55h00330h:20h00331h:00332h:45h00333h:20h00334h:53h00335h:20h00336h:54h00337h:20h00338h:43h15．(1)ds:11a7es:11a7ss:21becs:31b8ds,es段顶:11a70hss段顶上:21be0hss段底:22ca8hcs段顶上:31b80hds,es段底:21a6fhcs段底:41b7fh(2)of=0df=0if=1sf=0zf=0zf=0pf=0cf=016.5ch20a28h:00h20a29h:7ah20a2ah:20a2bh:20a2ch:20a2dh:20a2eh:20a2fh:20a30h:20a31h:53h42h0ffh12h00h5bh0ah入栈完毕时，（ss）＝20a0h（ip）＝0028h17．8086系统中：（1）8284a时钟产生器的作用是：为8086cpu提供时钟，产生cpu所需的系统时钟信号（2）8282/8283地址锁存器的作用是：锁存8086地址总线中的信息（3）8286/8287总线收发器的作用是：传送8086数据总线中的信息（4）8288总线控制器的促进作用就是：在最小工作模式下产生8086系统所需的掌控信号18．8086寻址i/o端口时，使用16条地址线，可寻址32k个字端口,或64k个字节端口。
微机原理第二章练习题及解
微机原理第二章练习题及解一：单项选择题●8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFHC：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFH●8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH●当RESET信号为高电平时，寄存器初值为FFFFH的是（ A ）。
A：CS B：ES C：IP D：BP●地址锁存发生在指令周期的（ A ）时刻。
A：T1 B：T2 C：T3 D：T4●8086CPU读数据操作在总线周期的（ D ）时刻。
A：T1 B：T1，T2 C：T2，T3 D：T3，T4●8086CPU写数据操作在总线周期的（ D ）时刻。
A：T1 B：T2 C：T2，T3 D：T2，T3，T4●8086与外设进行数据交换时，常会在（ C ）后进入等待周期。
A：T1 B：T2 C：T3 D：T4●计算机中数据总线驱动器采用的基本逻辑单元是（ C ）。
A：反相器B：触发器C：三态门D：译码器●计算机中地址锁存器采用的基本逻辑单元是（ B ）。
A：反相器B：触发器C：三态门D：译码器●计算机中地址锁存器的输出信号状态是（ B ）。
A：单向双态B：单向三态C：双向双态D：双向三态●8086CPU从功能结构上看，是由（ D ）组成A：控制器和运算器B：控制器,运算器和寄存器C：控制器和20位物理地址加法器D：执行单元和总线接口单元●执行指令IRET后弹出堆栈的寄存器先后顺序为（ D ）。
A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS●下列逻辑地址中对应不同的物理地址的是（ C ）。
微机原理与接口技术(第二版)课后习题答案
微机原理与接口技术(第二版)课后习题答案微机原理与接口技术（第二版）课后题答案第1章作业答案1.1 微处理器、微型计算机和微型计算机系统的区别是什么？微处理器是将CPU集成在一个芯片上，微型计算机是由微处理器、存储器和外部设备构成，而微型计算机系统则是微型计算机与管理、维护计算机硬件以及支持应用的软件相结合的系统。
1.2 CPU的内部结构由哪些部分组成？它应该具备哪些主要功能？CPU主要由算术逻辑单元、指令寄存器、指令译码器、可编程逻辑阵列和标志寄存器等寄存器组成。
它的主要功能是进行算术和逻辑运算以及控制计算机按照程序的规定自动运行。
1.3 采用总线结构的微型计算机有哪些优点？采用总线结构可以扩大数据传送的灵活性，减少连线。
此外，总线可以标准化，易于兼容和工业化生产。
1.4 数据总线和地址总线在结构上有什么不同？如果一个系统的数据和地址合用一套总线或者合用部分总线，那么要靠什么来区分地址和数据？数据总线是双向的，而地址总线是单向的。
如果一个系统的数据和地址合用一套总线或者部分总线，就要靠信号的时序来区分。
通常在读写数据时，总是先输出地址，过一段时间再读或写数据。
1.8 给定一个模型，如何用累加器实现15×15的程序？LD A。
15LD H。
15LOOP: ADD A。
15DEC HJP NZ。
LOOPHALT第2章作业答案2.1 IA-32结构微处理器直至Pentium 4，有哪几种？IA-32结构微处理器有、、Pentium、Pentium Pro、Pentium II、Pentium III和Pentium 4.2.6 IA-32结构微处理器有哪几种操作模式？IA-32结构支持保护模式、实地址模式和系统管理模式三种操作模式。
操作模式决定了哪些指令和结构特性可以访问。
2.8 IA-32结构微处理器的地址空间是如何形成的？由段寄存器确定的段基地址与各种寻址方式确定的有效地址相加形成了线性地址。
微机原理第1-3章—练习
第二章练习题练习一填空1、8086/8088加电复位后，执行第一条指令的地址是( )2、已知段地址和偏移地址分别为3900H 和5200H，此存储地址的物理地址是（）3、INTEL8086CPU由（）和（）组成，其特点是（）操作。
4、若8086CPU的引脚MN/MX接+5V，则当执行OUT指令时，其引脚信号M/IO=（）、RD#=（）、WR#=（）。
5、8086工作于最小模式下，CPU完成存储器读操作时，信号M/IO# =（）、RD=（）、WR#=（）和DT/R#=（）。
若进行字节操作，单元地址为奇地址，则BHE#=（），A0=（）。
6、如果8088/8086CPU的工作时钟CLK=4KHZ，请问：（1）CPU正常工作时，RESET引脚至少出现多少微秒的高电平才能使CPU复位？（2）在插入一个T w的情况下，从内存读出一个字节数据所需的时间是多少？7、8086最小模式下，ALE的作用是（），DEN的作用是（），DT/R的作用是（）。
8、8086CPU在执行MOV，AL，[BX]指令总线周期内，若BX存放内容为2034H，BHE和A0的状态为（）和（）。
9、在INTEL8086CPU中，一个最基本的总线周期数由（）个时钟周期（T状态）组成，在T1状态，CPU往总路上发出（）信息。
10、设DS：75H存储单元开始存放11H、22H和33H，若要求占用的总线周期最少，则要（）条指令才能把这3个数据读入到时CPU中，这时占用（）个总线周期。
若执行MOV AX，[75H]后，则AH=（），AL=（）。
11、当总线请求收到（）信号后，就获得了总线控制权；在其控制总线时期，HOLD和HLDA都保持（）。
当总线占用部件用完总线后，HOLD变为低电平，于是CPU 又重新控制总线，并使HLDA变为（）。
12、假设8086微机内存中某一物理地址是23456H，其逻辑地址可表示为2345H：（）或（）：0456H。
13、8086CPU有最大和最小两种工作模式，由（）引脚决定，其特点是（）。
微机原理第二章习题
5.在8086中，指针IP 、SP形成物理地址时所 用的段寄存器分别是 。 A. DS、ES C. CS、SS B. ES、SS D. CS、DS
第二章习题
微机原理
6. 在 8086 中 ， 下 列 不 属 于 BIU 部 分 的 是 。
A. IP C.地址加法器 B. 段寄存器 D. SP
7. 在 8086 中 ， 以 下 引 脚 属 于 输 入 信 号 的 是 。 A. RD B.INTA C. INTR D.M / IO
C EU、EU
D BIU、EU
3. 在 8086 ／ 8088 中，与程序执行顺序有关的 是 。 A.ＣＳ：ＢＰ B. ＤＳ：ＢＰ
C. ＣＳ：ＩＰ
D. ＤＳ：ＩＰ
第二章习题
微机原理
4 ． 在 8086/8088 中，由逻辑地址形成物理地 址的部件是 。
A. ALU C. BIU B. EU D. ALU和ＥＵ
第二章习题
微机原理
12. 在 8086/8088 存储器写周期中，数据开始 的状态是 。
A T1
B T2
C T3
D T4
13. 在 8086/8088 存储器读周期中，数据开始 的状态是 。 A T1 B T2 C T3 D T4
第二章习题
微机原理
14. 在 8086/8088 数据传送时， ALE 信号有效 的时刻为 。 A 任何一个周期的T1状态
B 任何一个周期的T2状态
C 读周期在T1状态,写周期在T2状态
D 读周期在T2状态,写周期在T1状态
第二章习题
微机原理
15. 8086 CPU经加电复位后，执行第一条指 令的地址是 。 A FFFFH B 03FFFH
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.2给定一个数据的有效地址是2359H,且(DS)=490B H,试求该数据在内存中的实际物理地址
解
有效地址实际上是地址的偏移量。
根据物理地址的定义式，该数据的实际物理地址为
(DS)×16+2359 H=490B0H+2359H=4B409H
讨论物理地址是数据或代码在存储器中的实际地址。
每个存储单元都是一个物理地址。
CPU与存储器之间进行任何信息交换都需要通过物理地址。
物理地址是惟一的。
除了物理地址外，8086/8088中用以表示地址信息的还有逻辑地址。
逻辑地址是由偏移地址和段地址两部分组成。
段地址和物理地址均为无符号数。
逻辑地址的表示格式为：段地址：偏移地址。
例如，0100H:0034H即为01034H的逻辑地址，其中0100H为段地址，0034H为偏移地址。
对应同一个物理地址，可以有不同的逻辑地址。
例如：0000：:1034；0103:0004均为01034H 的逻辑地址。
2.3 试将左边各部件的功能与右边的说明对应地联系起来，在括号内填入所选的A,B,C,..
(1)CPU ()A.保存当前栈顶地址的寄存器
(2)存储器 ()B.指示下一条要执行的指令的地址
(3)EU ()C.总线接口部件，实现执行部件所需的总线操作
(4)BIU ()D.分析并控制指令执行的部件
(5)堆栈 ()E.存储程序、数据等信息的记忆装置
(6)IP ()F.以后进先出方式工作的存储器空间
(7)SP ()G.惟一代表存储器空间中每个字节单元的地址
(8)状态标志 ()H.保存各逻辑段起始地址的寄存器
(9)控制标志 ()I.控制各操作的标志
(10)段寄存器 ()J.记录指令操作结果的标志
(11)物理地址 ()K.执行部件，由计算机逻辑单元ALU及寄存器组成解
(1)D; (2) E; (3)K; (4)C; (5)F; (6)B;
(7)A; (8)J; (9)I; (10)H; (11)G
讨论在这类题目中，特别注意容易混淆的几个概念。
如堆栈和堆栈指针的概念。
堆栈是一个存储区，而堆栈指针则是一个专用的地址指示器。
CPU和EU在组成结构及功能上也有差别，EU包括在CPU之内，完成的功能是CPU的一部分。
在8086/8088中CPU是由两大部分组成的。