微电子封装热设计
微电子封装的技术ppt
后段封装流程
划片
装片
将制造好的半导体芯片从晶圆上分离出来， 成为独立的个体。
将独立的半导体芯片按照一定的顺序和方式 装入封装壳内。
引线键合
打胶
通过金属引线将半导体芯片的电极与封装壳 的引脚相连，实现电路连接。
用环氧树脂等材料将半导体芯片和引线进行 固定和密封，以保护内部的电路。
封装测试流程
功能测试
信号完整性
高速信号传输过程中需要考虑信号完整性，包括 信号幅度、时间、相位等因素。
时序优化
高速信号传输需要优化时序关系，确保信号传输 的稳定性和可靠性。
高性能化趋势
多核处理器
采用多核处理器技术，提高计 算速度和性能。
GPU加速
采用GPU加速技术，提高图像处 理、人工智能等应用的性能。
存储器集成
将存储器与处理器集成在同一封装 内，提高数据处理速度和性能。
陶瓷材料
具有高导热、高绝缘、高强度和化学稳定性等特点，是微电子封装中应用最广泛 的材料之一，包括氧化铝、氮化硅和碳化硅等。
塑料材料
具有成本低、易加工和重量轻等特点，是微电子封装中应用最广泛的材料之一， 包括环氧树脂、聚酰亚胺和聚醚醚酮等。
最新封装设备
自动测试设备
用于检测芯片的性能和质量，包括ATE(Automatic Test Equipment)和ETE(Electronic Test Equipment)等。
其他领域
医疗设备
微电子封装技术可以实现医疗设备的信号传输和处理，提高医 疗设备的性能和稳定性。
航空航天
微电子封装技术可以实现航空航天设备的信号传输和处理，提高 航空航天的性能和稳定性。
智能家居
微电子封装技术可以实现智能家居设备的信号传输和处理，提高 智能家居的性能和稳定性。
02-基于JEDEC标准认证的半导体封装模型库及相关散热分析讲解-kevin
半导体封装模型库及相关热模型分析讲解 ——基于JEDEC标准讲师： 徐文亮内容要点封装技术发展与热设计背景 封装结构与热设计模型 基于JEDEC51标准的热阻特性参数 典型半导体封装热仿真工具介绍 某芯片封装热可靠性案例分析2微电子封装技术——发展现状与趋势MCM/SiP BGA/CSP PGA/BGA00’s 05’sQFP90’sDIP80’s 60-70’S微电子封装技术——发展现状与趋势CSPSystem In Package FC BGAEBGA PBGA TBGA Stacked FBGA Stacked CSP BOC LQFP mBGA FPBGA SOIC TSOP BCC QFNStacked PTP 3 stacked BGAVFBGA QFPNear FutureWafer Level CSPFuture Assembly TechnologyCurrent当前热设计背景集成电路的集成度越来越高，功率不断增高，体积不断 减少，热密度急剧增加；电子产品热设计及热管理已经成为保证产品可靠性的关 键一环。
封装结构与热设计模型6封装结构典型封装结构BGA，CSP，PGA1.PBGA封装模型的特点PBGA封装有机基片Organic substrate 使用焊球(Solder balls)作为二级互联主要应用:ASIC’s, 内存, 图形显示,芯片组,通讯等.PBGA封装优缺点?8主要的PBGA封装类型---Wire-Bonded PBGA (Die-up)Epoxy-based Encapsulant BT Dielectric Die Attach & Die Solder Mask Flag Gold Bond Wires Cu Traces Silicon DieSolder Balls (37Pb/63Sn)Signal ViasThermal ViasBottom SpreaderPower & Ground Planes9主要的PBGA封装类型---Fine-Pitch BGA由Die-up PBGA变化而来别名: FSBGA, ChipArrayTM 可归类为 Near-CSP 焊球间隙典型值为1mm，0.8mm，0.65mm，0.5mm，0.4mm 经常缺少明显可见，比Die尺寸大的Die Pad，因为Die大小与封装大小相近热模型构建？Bond WiresDie Attach & Solder MaskDieSubstrate10SpreaderDie AttachStiffener RingEncapsulantAdhesive---Die-down PBGADieOrganicSubstrate with TracesSolder BallsBond WiresSignal Vias 111)最常见的Die-down PBGA 芯片为Amkor 公司的SuperBGATM ,但是SuperBGA 中无上图结构中的加强环(Stiffener Ring)2)如无加强环(Stiffener Ring)，则塑料基片与Spreader 直接相连热模型构建？DieFlip-Chip BumpsUnderfillBuild-up---Flip-Chip PBGACore ViasBuild-up MicroviasCore121)因电气性能良好，应用越来越广泛2)基片(substrate)复杂，一般中间层为BT 层，两边另附有其它层热模型构建？Flip-Chip PBGA的散热加强手段Metal Cap热模型构建？Metal Cap与Lid可能由铝与铜制Metal LidLid Attach132.CBGA 封装模型的建立主要应用：高功耗处理器，军事用芯片主要分为：Flip-ChipBondWire热模型构建？14Epoxy encapsulantCeramic substrate (usually Alumina)Traces(Tungsten or Molybdenum)主要的CBGA 封装类型---Wire-Bonded CBGASolder balls (typically 90Pb/10Sn)Silicon DieDie attach15DieUnderfill (typically epoxy based)Ceramic substrate Solder BallsTraces (Tungsten or Molybdenum)Flip-chip layer Bare-Die主要的CBGA 封装类型---Flip-Chip CBGA(Typically Alumina)(typically 90Pb/10Sn)Metal CapAdhesiveCaped163.PQFP 封装模型的建立Plastic Quad Flat Pack (thin version called TQFP) 常用于逻辑芯片, ASIC 芯片, 显示芯片等封装外管脚(Lead), 表面贴装热模型构建？17Plastic EncapsulantExternal leadframe (gull-wing leads)截面结构图Au bond wireEpoxy overmoldCu / Alloy 42 leadframeCu / Alloy 42 tie bars Cu / Alloy 42 die flag18热模型构建？Thermal grease194.SOP/TSOP封装模型的建立Small Outline PackageLow profile version known as Thin SmallOutline Package (TSOP)类似于PQFP, 只是只有两边有管脚广泛应用于内存芯片常见的类型常规Lead-on-Chip20SOP/TSOP 封装模型的建立热模型构建？常规Bond WiresDie Die FlagLeadframe Die Bond Wires Encapsulant InsulationLeadframe DieBond WiresEncapsulantLeadframeLead-on-Chip215.QFN 封装模型的建立主要用于替换引脚数小于80的引线装芯片(主要是TSOP and TSSOP)热模型构建？Thermal Vias in PCBThermal Land in PCBDieDie Attach Pad Exposed PadLeads (Internal)SolderPCBMold226.CSP封装模型的建立封装相对于Die尺寸不大于20%主要应用于内存芯片，应用越来越广泛尺寸小，同时由于信号传输距离短，电气性能好种类超过40 种如封装尺寸相对于Die，大于20%但接近20%，则称为Near-CSP23Micro-BGA TM封装模型的建立为早期的一种CSP 设计常用于闪存芯片Traces 排布于聚酰亚胺的tape 层Die与Tape之间有专用的Elastomer采用引脚Lead将电信号由die传递至traces焊球可较随意排布热模型构建？DieEncapsulantElastomerLeadsTape & TracesSolder Balls24其它的CSP芯片Fine-Pitch BGA (ChipArray TM, FSBGA)类拟于PBGA, 更焊球间距更小Fan-in tracesMicroStar TM / FlexBGA TM类拟于ChipArray, 但基片材料为tape 而非BT257.堆栈封装(Stacked Packages)模型的建立开始应用于内存领域(stacked TSOP)近来应用到了面阵列封装领域Stacked TSOP mZ-Ball Stack TM26Active surfaceDie bodyCircuitry晶片(Dice)，表面附有集成电路通常为硅制，部份为砷化镓制(微波芯片或高速芯片) 集成电路位于表面一侧的细节内，也可称active surfaceCuboidCollapsed source27(typically silicon)T c=T maxT Inner NodeActualTemperatureT Outer NodeProfile28Die Pad 的建模在塑料封装中Die 通常位于一金属薄片上(Die Pad 或Die Flag) Die Pad 通常为铜制，通常大于Die 的尺寸在部分的芯片当中，Die Pad 有其它形状(X 形或窗口形PQFP)29DieDie FlagDie Attach的建模建模的建议Die AttachDie较小时？30Wire Bonds 的建模陶瓷封装芯片中？金属较少的塑料封装中？建议的建模方法？在某些电源芯片中？其它31Flip-Chip Bonding 的建模倒装焊技术起源于1960年IBM 公司 但从1980年以后才开始流行Die 通过焊球(Ball)直接与基片(Substrate)相连32Die SubstrateFlip-chip bumpsUnderfill倒装互联的建模倒装焊的优势和劣势建模方法33Collapsed CuboidDie SubstrateDi eSubstrateFlip-chip bumpsUnderfill焊球(Solder Ball)的建模-1BGA 起源于1960年的IBM ，1990年后起为主流 球栅阵列(BGA)焊球可部分缺失很少采用填充料UnderfillPeripheral BallsCentral/Thermal Balls34采用焊球的优缺点？Solder balls typically of 95Pb/5Sn or 37Pb/63Sn solder焊球(Solder Ball)的建模-2每个焊球都可以单独建出真实的焊球等截面积35Full Cuboid平面方面热导能力差厚度方面传热能力好也可以折合成一块各向异性的立方块陶瓷基片的建模通常由氧化铝制(k = 20 W/mK)为了更好地散热,材料也有可能是AlN或BeO(k ~ 200 W/mK)BeO有毒，需特殊处理陶瓷各层叠放在一起，放于高温炉中烧制热模型构建？36建模较复杂电介质采用塑料层压制品如(FR4,BT)，金属铜走线MetallizationResinDieOrganic Substrate走线？37Two signal tracesDie Bond wireDie FlagDie Bond wireDie FlagAdditional power and ground planes将走线层定义？在每个走线层，热传导系数？38原用于增加PCB多层板的互联也存在于芯片内部有些过孔有利于加强散热(热过孔)Substrate Cu plating Air or solderfilled39过孔分类信号过孔热过孔建模建议？Substrate Cu plating Air or solderfilled40Overmolding 的建模材料为环氧树脂热传导系数较低(0.6 -0.8 W/mK) 散热注意事项？41OvermoldDieMetal SlugAdhesive引线封装(Lead Package)的标准部件大多数具有Leadframe 都是塑料芯片(PQFP, SOP, PLCC) 部分为陶瓷芯片(CQFP)通常由铜制，部分为Alloy-42 (一种含铁合金) 热模型如何构建？42DieInternalLeadframeExternalLeadframe Die FlagLeadframe 的联接方式—通常由Bond-Wire 联接到Die 上—在TAB 封装中使用TAB 联接—在最新的一些TSOP 封装中，Leadframe 可使用绝缘胶直接联接至Die 表面(Lead-on-Chip)散热注意事项？43Thermal bottleneck Bond wireDieDie flagDie attach芯片外围结构芯片外围结构，，PCB 的板建模 热模型如何构建？44Metal PlanesDielectric Via disconnectedfrom copper plane Through-hole vias基于JEDEC51标准的热阻特性参数45PT T xj jx −=θ热阻定义热阻定义：：Tj = Die 发热部位的温度值die (“junction”)Tx = 某参考点的温度值P = 芯片的功耗46PT a= 环境空气温度, 取点为JEDEC组织定义的特定空箱中特定点(Still-Air Test)芯片下印制板可为高传导能力的四层板(2S2P)或低传导能力的一层板之任一种(1S0P)47T a = 空气温度，取点为风洞上流温度 印制板朝向为重大影响因素48P jma =θ49P DieSubstrate PCBJunctionCaseθjb 从结点至印制板的热阻 定义标准由文件JESD51-8给出T T bj −50Pjb =θ。
微电子封装课程导论
神经 神 大脑 情报收集 信息储存 信息处理 信息指令 网络
耳—听觉 眼—视觉 嘴—味觉 鼻—嗅觉 皮肤—触觉
血液系统（与动物类似）
血管网络 心脏
血管网络
营养输送 供热散热 垃圾处理
构成人类社会的两大系统
高度发达
信息 信息 网络
人类社会 工人 农民 知识分子 学生 商人 军队
印刷板上组装 仪器设备组装
仪器设备内互连 1000微米
微电子制造前道工程——芯片的制造
微电子制造后道工程——芯片的封装
印刷线路板上的组装
表 面 贴 装 法 引 脚 插 入 法
QFP/BGA等
焊浆印刷
贴 装
再流焊
电路基板
再流条件 235+-5℃,10sec
DIP等
插 装
波峰焊
完成后
电路基板 焊料环流 液态焊锡温度 約240℃
信息化的重要性
人体
血液循环系统： 能量供给、供热散热 营养供给、废物排放 神经网络系统 控制肌肉活动 协调组织器官 接受外来情报 测知环境变化
人体中的两大系统
执行器官 嘴—吃喝、表达 鼻—呼吸 手—动作 脚—动作
神经系统（高度发达）
神经 神 网络
感知器官
200 150 100 50 0 1990 1995
信息产业
汽车工业 钢铁工业
2000
2005
信息产业构成
信息产业
信息的处理与应用 信息的载体与传输
因特网 银行管理 电子商务 等等
计算机 手机 电视机 等等
应用软件 设计
微电子封装的概述和技术要求
微电子封装的概述和技术要求
近年来，各种各样的电子产品已经在工业、农业、国防和日常生活中得到了广泛的应用。
伴随着电子科学技术的蓬勃发展，使得微电子工业发展迅猛，这很大程度上是得益于微电子封装技术的高速发展。
当今全球正迎来以电子计算机为核心的电子信息技术时代，随着它的发展，越来越要求电子产品要具有高性能、多功能、高可靠、小型化、薄型化、便捷化以及将大众化普及所要求的低成等特点。
这样必然要求微电子封装要更好、更轻、更薄、封装密度更高，更好的电性能和热性能，更高的可靠性，更高的性能价格比。
一、微电子封装的概述
1、微电子封装的概念
微电子封装是指利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出连线端子并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。
在更广的意义上讲，是指将封装体与基板连接固定，装配成完整的系统或电子设备，并确定整个系统综合性能的工程。
2、微电子封装的目的
微电子封装的目的在于保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作条件，以使电路具有稳定、正常的功能。
3、微电子封装的技术领域
微电子封装技术涵盖的技术面积广，属于复杂的系统工程。
它涉及物理、化学、化工、材料、机械、电气与自动化等各门学科，也使用金属、陶瓷、玻璃、高分子等各种各样的材料，因此微电子封装是一门跨学科知识整合的科学，整合了产品的电气特性、热传导特性、可靠性、材料与工艺技术的应用以及成本价格等因素，以达到最佳化目的的工程技术。
在微电子产品功能与层次提升的追求中，开发新型封装技术的重要性不亚于电路的设计与工艺技术，世界各国的电子工业都在全力研究开发，以期得到在该领域的技术领先地位。
微电子封装技术论文范文（2）
微电子封装技术论文范文(2)微电子封装技术论文范文篇二埋置型叠层微系统封装技术摘要：包含微机电系统(MEMs)混合元器件的埋置型叠层封装，此封装工艺为目前用于微电子封装的挠曲基板上芯片(c0F)工艺的衍生物。
cOF是一种高性能、多芯片封装工艺技术，在此封装中把芯片包入模塑塑料基板中，通过在元器件上形成的薄膜结构构成互连。
研究的激光融除工艺能够使所选择的cOF叠层区域有效融除，而对封装的MBMs器件影响最小。
对用于标准的c0F工艺的融除程序进行分析和特征描述，以便设计一种新的对裸露的MEMs器件热损坏的潜在性最小的程序。
cOF/MEMs封装技术非常适合于诸如微光学及无线射频器件等很多微系统封装的应用。
关键词：挠曲基板上芯片;微电子机械系统：微系统封装1、引言微电子机械系统(MEMS)从航空体系到家用电器提供了非常有潜在性的广阔的应用范围，与功能等效的宏观级系统相比，在微米级构建电子机械系统的能力形成了在尺寸、重量和功耗方面极度地缩小。
保持MEMS微型化的潜在性的关键之一就是高级封装技术。
如果微系统封装不好或不能有效地与微电子集成化，那么MEMS的很多优点就会丧失。
采用功能上和物理上集成MEMS与微电子学的方法有效地封装微系统是一种具有挑战性的任务。
由于MEMS和传统的微电子工艺处理存在差异，在相同的工艺中装配MEMS和微电子是复杂的。
例如，大多数MEMS器件需要移除淀积层以便释放或形成机械结构，通常用于移除淀积材料的这些工艺对互补金属氧化物半导体(CMOS)或别的微电子工艺来说是具有破坏性的。
很多MEMS工艺也采用高温退火以便降低结构层中的残余材料应力。
典型状况下退火温度大约为1000℃，这在CMOS器件中导致不受欢迎的残余物扩散，并可熔化低温导体诸如通常用于微电子处理中的铝。
缓和这些MEMS微电子集成及封装问题的一种选择方案就是使用封装叠层理念。
叠层或埋置芯片工艺已成功地应用于微电子封装。
在基板中埋置芯片考虑当高性能的内芯片互连提供等同于单片集成的电连接时，保护微电子芯片免受MEMS环境影响。
微电子封装
晶圆：由普通硅砂熔炼提纯拉制成硅柱后切成的单晶硅薄片微电子封装技术特点：1：向高密度及高I/O引脚数发展，引脚由四边引出趋向面阵引出发展2：向表面组装示封装(SMP)发展,以适应表面贴装（SMT）技术及生产要求3：向高频率及大功率封装发展4：从陶瓷封装向塑料封装发展5：从单芯片封装（SCP）向多芯片封装（MCP）发展6：从只注重发展IC芯片到先发展封装技术再发展IC芯片技术技术微电子封装的定义：是指用某种材料座位外壳安防、固定和密封半导体继承电路芯片，并用导体做引脚将芯片上的接点引出外壳狭义的电子封装技术定义：是指利用膜技术及微细连接技术，将半导体元器件及其他构成要素在框架或基板上布置、固定及连接，引出接线端子，并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺技术。
（最基本的）广义的电子封装技术定义：是指将半导体和电子元器件所具有的电子的、物理的功能，转变为能适用于设备或系统的形式，并使之为人类社会服务的科学与技术。
（功能性的）微电子封装的功能：1：提供机械支撑及环境保护；2：提供电流通路；3：提供信号的输入和输出通路；4：提供热通路。
微电子封装的要点：1：电源分配；2：信号分配;3：机械支撑；4：散热通道；5：环境保护。
零级封装：是指半导体基片上的集成电路元件、器件、线路；更确切地应该叫未加封装的裸芯片。
一级封装：是指采用合适的材料（金属、陶瓷或塑料）将一个或多个集成电路芯片及它们的组合进行封装，同时在芯片的焊区与封装的外引脚间用引线键合（wire bonding,WB）、载带自动焊（tape automated bonding,TAB）、倒装片键合（flip chip bonding，FCB）三种互联技术连接，使其成为具有实际功能的电子元器件或组件。
二级封装技术：实际上是一种多芯片和多元件的组装，即各种以及封装后的集成电路芯片、微电子产品、以及何种类型元器件一同安装在印刷电路板或其他基板上。
2015微电子封装综合实验_指导书(铝线键合)
微电子封装综合实验二指导书上海工程技术大学材料工程学院电子封装技术教研室2015.09目录目录 1实验一划片、点胶、贴片、固化和引线键合实验2-7 实验二发光二极管LED的封装结构和金相制样8-11实验一划片、点胶、贴片、固化和引线键合实验一、目的通过划片、点胶、贴片、固化和引线键合实验来了解和掌握微电子封装的基本工艺。
二、概述在微电子封装生产中，为了研究划片、贴片和引线键合工艺，需要对工艺的各个参数做些基本的了解，然后研究各工艺对封装样品的影响，如划片方正，贴片整齐，粘合牢靠，键合稳定等。
三、步骤1.划片：每位学生准备划三个需经过引线键合的试样。
1）桌上铺好滤纸，将硅片抛光面朝下放在滤纸上。
用铅笔和直尺在硅片背面划上线，横线和竖线方向间隔各为4mm和3mm。
2)用金刚刀，沿直尺在硅片背面铅笔线上划出痕迹，一道或两道槽。
注意朝一个方向划，不要来回划。
3)带手套的，将硅片掰成各自划好尺寸的大小。
2.贴片：微电子封装的必要环节——贴片涂胶。
将精密的芯片贴装到框架上，实现了高精度元器件的稳定贴装，同时防止手动贴片时，因手颤抖带来的误差。
1)用针管粘上粘合剂滴涂在引线框架或者金属片上。
2)将硅片的位置放正，贴在涂胶位置，压紧。
贴片过程见示意图1。
图一贴片示意图贴片机设备说明：1.贴片机TYP160提供了一个能在X轴向、Y轴向、Z轴向可调节的PCB定位贴片平台，同时贴片头能够任意角度旋转，充分保证了对位置的高度精确。
2.自带真空发生器，可以方便的拾取各种芯片元器件。
3.它可根据实际情况增加光源、放大台灯、显微镜等，进一步提高贴片的精度和速度。
4.TYP160贴片机配合防静电真空贴片泵使用，通过脚踏开关控制真空气源，可以方便的实现任何细小间距芯片如QFP、PLCC、BGA等的准确定位、快速贴装。
5.同时配备X-Y轴精密机械定位平台，使微小间距芯片的贴装定位更准确，更容易。
3．固化：通过加热，使得液体状态的粘结胶体固化。
晶圆级封装(WLP)方案(二)
晶圆级封装（WLP）方案一、实施背景随着微电子行业的快速发展，传统的封装技术已经无法满足市场对高性能、高集成、低成本及更快上市时间的需求。
在此背景下，晶圆级封装（Wafer Level Packaging，WLP）技术应运而生，成为微电子行业未来的重要发展方向。
WLP技术在提高封装密度、降低成本、缩短上市时间等方面具有显著优势，对于推动产业结构改革具有重大意义。
二、工作原理晶圆级封装（WLP）是一种将集成电路裸芯片直接封装在晶圆上的一种技术。
它利用先进的薄膜制造和晶圆加工技术，将芯片与晶圆相结合，形成一个完整的封装体。
WLP技术具有以下特点：1.高集成度：WLP技术可将多个裸芯片集成在一个封装体内，实现更高的集成度。
2.低成本：WLP技术简化了封装流程，减少了封装材料和加工成本，实现了更低的成本。
3.快速上市：WLP技术缩短了封装周期，提高了生产效率，从而加快了产品上市时间。
三、实施计划步骤1.需求分析：对市场需求进行调研，明确WLP技术的应用领域和市场需求。
2.技术研发：开展WLP技术研发，掌握核心技术，提升自主创新能力。
3.设备采购：根据技术研发需求，采购必要的设备和材料。
4.样品制作：制作WLP样品，对样品进行检测和验证。
5.批量生产：根据市场需求，进行批量生产。
6.市场推广：开展市场推广活动，扩大WLP技术的市场份额。
四、适用范围WLP技术适用于以下领域：1.通信：WLP技术可用于制造高频、高速的通信芯片，如5G通信、光通信等。
2.汽车：WLP技术可用于制造高可靠性的汽车电子器件，如发动机控制芯片、安全气囊控制芯片等。
3.医疗：WLP技术可用于制造高精度的医疗电子设备，如监护仪、超声等。
4.消费电子：WLP技术可用于制造小型、高性能的消费电子产品，如手机、平板电脑等。
五、创新要点1.技术创新：WLP技术是一种先进的封装技术，需要掌握核心技术，不断提升自主创新能力。
2.模式创新：WLP技术改变了传统的封装模式，实现了更高效、更低成本的生产模式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1：什么器件功耗比较大？
IGBT,LED等，大的计算芯片，比如AI芯片,区块链芯片，矿机芯片，等等都可以达到几十甚至100多瓦
2: 手机散热有哪些方法？
散热主要就是将热量均匀的散发到外壳上，这是一个基础，均匀分布有很多很多途径，主要分2个方面，硬件方面比如说加散热材料，或在结构设计考虑热分布。
软件方面，软件方面就是说控制准确的功耗，在不同使用场景进行，当外壳达到一定温度之后，软件可以减低CPU的频率，关闭一些不必要的功能模块，来减低功耗，功耗下降，外壳温度也会相应的下降.
手机发热，长时间电话可以烫伤人脸
3：热仿真哪些器件要重点考虑？
热仿真不仅要考虑功耗大的器件，也要考虑热敏元件，需要将他们放置到较低温度的地方。
4：为什么要关注芯片的发热？
因为芯片温度上升后，封装基板会发生翘曲，导致内部线路断裂或短路，同时，温升会带来漏电流的增加，以及信号完整性的问题。
5：主要的热仿真软件有哪些？
芯片级热仿真工具：ansys redhawk
系统级热仿真工具有：ANSYS ICEPACK, MENTOR FLOTHERM , FLOCFD, powerdc
6:BGA器件能导入FLOTHERM吗？具体什么格式？
FLOTHERM里面有个FLOEDA模块，可以通过FLOEDA导入EDA的模型，需要在CADENCE工具里安装FLOEDA接口插件，然后MCM/SIP 文件输出.floeda格式就好。