(2) 实验 触发器逻辑功能测试
实验三 集成触发器的逻辑功能测试
实验三集成触发器的逻辑功能测试一实验目的1．熟悉JK触发器的基本原理及逻辑功能。
2．熟悉D触发器的基本原理及逻辑功能，并掌握其寄存器移位功能。
3．触发器应用。
二、实验仪器及器件仪器：逻辑箱，数字万用表器材：74LS74、74LS76三、实验基本原理JK触发器有J输入端和K输入端，而其R D端和S D端则具有置“0”置“1”功能，逻辑功能如下：Q当J=K=1时，CP脉冲作用下，触发器状态翻转，写成Q n+1=n当J=K=0时，CP脉冲作用下，触发器保持原状态，写成O n+1=Q n。
当J=1，K=0时，在CP脉冲作用下，触发器置“1”，写成Q n+1=1。
当J=0，K=1时，在CP脉冲作用下，触发器置“0”，写成Q n+1=0。
四、触发器的逻辑功能测试：1．JK触发器（选择74LS76）（1）触发器置“0”“1”的功能测试：将S D、R D分别接开关K i+1、K i，Q、Q分别接发光二极管L i+1，L i，按表5—1要求改变S D，R D（J，K，CP处于任意状态），并在S D R D作用期间，任意改变J、K、CP的状态，观察Q和Q的状态，将结果记录于表5—1。
表5—1JK触发器菜单将J、K分别接开关，而上述实验中的S D、R D所接开关保持，并置于S D=1，R D=1的状态，时钟CP接单脉冲信号源的输出P+，按表5—2要求，将结果记录于表5—2。
2．D 触发器：（选择74LS74）（1） 触发器置“0”置“1”功能的测试：将S D 、R D 分别接开关，Q 、Q 分别接发光二极管，按表5—3要求改变S D 、R D （D 及CP 处于任意状态）并在S D 、R D 作用期间，任意改变D 与CP 的状态，测试S D 、RD 的功能，并将测试结果记录于表5—3。
表5—3D 触发器S D 、R D 菜单（2） 对D 触发器逻辑功能的测试，结果记录于表5—4。
表5—触发器逻辑菜单五、触发器应用：1． 用JK 触发器（74LS76）组成三位串行累加计数器如下图。
电工电子实验实验九 触发器的逻辑功能测试
长春理工大学国家级电工电子实验教学示范中心学生实验报告——学年第二学期实验课程电子技术实验实验地点东1教514学院专业学号姓名实验题目 触发器的逻辑功能测试学号、姓名 实验台号 预习成绩报告成绩一、实验目的1、学习测试触发器逻辑功能的方法；2、掌握JK 触发器的逻辑功能及触发方法。
二、实验仪器1、电子技术实验箱2、数字万用表3、双踪示波器4、74LS112 三、实验原理触发器是具有记忆功能的二进制信息存储器件，是时序逻辑电路的基本器件之一。
JK 触发器是一种逻辑功能完善，使用灵活和通用性较强的集成触发器，在结构上可分为两类：一类是主从结构触发器，另一类是边沿触发器。
它们的逻辑符号如图3.4.1所示。
图3.4.1 JK 触发器逻辑符号图 3.4.2 JK 触发器引脚图触发器有三种输入端：第一种是直接置位复位端，用D S 和D R 表示，在D S ＝０ （或D R ＝０）时，触发器将不受其他输入端所处状态影响，使触发器直接置１（或置０）；第二种是时钟输入端，用来控制触发器发生状态更新，用CP 表示。
框外若有小圈表示时，触发器在时钟下降沿发生状态更新，若无小圈，则表示触发器在时钟的上升沿发生状态更新；第三种是数据输入端，它是相互发器状态更新的依据，对于JK 触发器，其状态方程为：1 n Q =n J n Q +n K n Q 。
集成双下降沿J-K 触发器引脚图如图3.4.2所示。
六、实验数据及处理表3-4-1 JK 触发器清零与置位功能测试D RD SCP J K1+n Q0 1 X X X10 X X X表3-4-2 JK 触发器的功能测试J K CP1+n Q0=n Q1=n Q0 0 10→ 01→ 0 1 10→ 01→ 1 0 10→ 01→ 1110→ 01→表3-4-3 JK 触发器的工作波形。
触发器实验报告
触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。
通过实际操作和观察，掌握触发器的基本概念，熟悉其逻辑功能和时序特性，为后续更复杂的数字电路设计和分析打下坚实的基础。
二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片，包括 D 触发器、JK 触发器等三、实验原理（一）D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。
当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。
其逻辑表达式为：Q(n+1) ＝ D 。
（二）JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。
当 J ＝ 1，K ＝ 0 时，触发器置 1；当 J ＝ 0，K ＝ 1 时，触发器置 0；当 J ＝ K ＝ 0 时，触发器保持原态；当 J ＝ K ＝ 1 时，触发器翻转。
其逻辑表达式为：Q(n+1) ＝ JQ' ＋ K'Q 。
四、实验内容与步骤（一）D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。
2、将 D 输入端分别接高电平和低电平，通过示波器观察时钟脉冲和输出端 Q 的波形，记录实验结果。
（二）JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。
2、分别设置 J、K 输入端的不同组合，观察并记录输出端 Q 的状态变化。
（三）触发器的级联1、将多个 D 触发器或 JK 触发器级联，形成移位寄存器。
2、输入串行数据，观察移位寄存器的输出结果。
五、实验数据与结果分析（一）D 触发器实验结果当 D 输入端接高电平时，在时钟脉冲上升沿，输出端 Q 变为高电平；当 D 输入端接低电平时，在时钟脉冲上升沿，输出端 Q 变为低电平。
这与 D 触发器的逻辑功能相符，验证了其正确性。
（二）JK 触发器实验结果在不同的 J、K 输入组合下，JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态，与理论预期完全一致。
jk触发器逻辑功能测试
jk触发器逻辑功能测试jk触发器是一种基础的数字电路元件，用于产生指定的时序信号。
它可以通过输入信号的边沿变化来触发输出信号的变化，具有广泛的应用。
在进行jk触发器逻辑功能测试时，需要测试以下几个方面的功能。
首先，测试jk触发器的输入信号对输出信号的影响。
jk触发器有两个输入端子，分别是J和K。
测试时需要分别给J和K输入不同的信号，并观察输出信号的变化情况。
当J和K都为低电平时，输出保持不变；当J为高电平、K为低电平时，输出为高电平；当J为低电平、K为高电平时，输出为低电平；当J和K都为高电平时，输出信号与上一时刻的输出信号取反。
通过这些测试可以验证jk触发器输入端信号对输出端信号的控制能力。
其次，测试jk触发器的时序功能。
jk触发器的状态变化是由输入信号的边沿触发的，所以需要测试在输入信号变化的情况下，输出信号的变化是否符合预期。
例如，测试在输入信号从低电平转变为高电平时，输出信号是否在边沿附近发生变化。
测试时可以使用示波器观察输入信号和输出信号的变化情况，以验证时序功能是否正常。
最后，测试jk触发器的边沿触发功能。
jk触发器是边沿触发器的一种，输入信号的边沿变化才会触发输出信号的变化。
测试时需要验证在输入信号的边沿变化前后，输出信号是否保持不变。
例如，在输入信号从低电平变为高电平的上升沿时，输出信号是否不发生变化。
通过测试这个功能可以确认jk触发器的边沿触发功能是否正常。
综上所述，jk触发器逻辑功能测试主要包括输入信号对输出信号的影响、时序功能和边沿触发功能。
通过这些测试可以验证jk触发器是否具备正确的逻辑功能，并且可以根据测试结果进行修正和优化。
在实际的电路设计和使用中，准确的逻辑功能是保证电路正常运行的基础，这样才能保证整个系统的可靠性和稳定性。
实验六 触发器
实验六触发器一、实验目的1. 学习触发器逻辑功能的测试方法。
2. 熟悉基本RS触发器的组成、工作原理和性能。
3. 熟悉集成JK触发器和D触发器的逻辑功能及触发方式。
二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。
1.基本RS触发器基本RS触发器是一种无时钟控制的低电平直接触发的触发器。
它具有置“0”、置“1”和“保持”三种功能。
通常S端为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时，状态保持。
基本RS触发器可以用两个“与非门”（如图6-1）或两个“或非门”组成。
2.JK触发器在输入信号为双端输入的情况下，JK触发器是功能完善、使用灵活和通用性较强的一Q+K Q n，J和K是数据输入端，是触发器状态更新的种触发器。
其状态方程为：Q n+1=J n依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端，通常把Q=0、Q=1的状态规定为触发器的“0”状态；而把Q=1、Q=0规定为“1”状态。
JK触发器输出状态的更新发生在CP脉冲的下降沿。
JK触发器通常被用作缓冲存储器、移位寄存器和计数器等。
3.D触发器在输入信号为单端输入的情况下，D触发器用起来比较方便。
它的状态方程为：Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，所以又称为上升沿触发的边沿触发器。
触发器的状态只取决于时钟到来前D端的状态，D触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。
4.触发器间的转换在集成触发器中，每一种触发器都有自己固定的逻辑功能。
我们可以利用转换的方法获得具有其它功能的触发器。
例如将JK触发器转换成T和Tˊ触发器，也可将JK触发器转换成D触发器。
三、实验仪器及器件1. DS1052E型示波器2. EL-ELL-Ⅳ型数字电路实验系统3. 器件：集成电路芯片74LS00 74LS112 74LS74四、实验内容及步骤1.基本RS 触发器的逻辑功能测试在实验仪上选用74LS00，按图6-1连接实验电路，即为基本RS 触发器。
触发器_实验报告
一、实验目的1. 理解和掌握触发器的基本原理和功能。
2. 熟悉基本RS、JK、D和T触发器的逻辑功能及其应用。
3. 学习触发器之间相互转换的方法。
4. 通过实验，加深对触发器在数字电路中的应用理解。
二、实验原理触发器是一种具有记忆功能的电子器件，它可以根据输入信号和时钟脉冲的变化，在两个稳定状态之间进行切换。
触发器在数字电路中有着广泛的应用，如计数器、寄存器、时序电路等。
触发器根据时钟脉冲的触发方式分为同步触发器和异步触发器。
同步触发器在时钟脉冲的上升沿或下降沿发生状态转换，而异步触发器则不受时钟脉冲的限制，可以在任何时刻发生状态转换。
三、实验仪器与设备1. 双踪示波器2. 数字万用表3. 数字电路实验箱4. 74LS00（二输入端四与非门）5. 74LS74（双D触发器）6. 74LS76（双J-K触发器）四、实验内容与步骤1. 基本RS触发器功能测试（1）搭建基本RS触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在S、R端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结RS触发器的逻辑功能。
2. JK触发器功能测试（1）搭建JK触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在J、K端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结JK触发器的逻辑功能。
3. D触发器功能测试（1）搭建D触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在D端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结D触发器的逻辑功能。
4. T触发器功能测试（1）搭建T触发器电路，连接实验箱中的与非门。
（2）按照实验要求，在T端加信号，观察并记录触发器的Q、端状态。
（3）分析实验结果，总结T触发器的逻辑功能。
5. 触发器之间相互转换（1）分析基本RS触发器与JK触发器之间的转换方法。
（2）分析基本RS触发器与D触发器之间的转换方法。
（3）分析基本RS触发器与T触发器之间的转换方法。
触发器功能测试实验报告
触发器功能测试实验报告触发器功能测试实验报告一、引言触发器是数字电路中常见的重要元件之一，其具有存储和放大信号的功能。
触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。
本实验旨在通过对不同类型的触发器进行功能测试，验证其在不同工作模式下的正确性和稳定性。
二、实验目的1. 了解触发器的基本原理和工作模式；2. 掌握触发器的功能测试方法；3. 验证不同类型触发器的工作特性。
三、实验器材和材料1. 实验板；2. 电源供应器；3. 逻辑分析仪；4. 电压表；5. 连接线。
四、实验步骤1. 准备工作：将实验板连接好电源供应器和逻辑分析仪，并确保连接正确；2. 功能测试：依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。
五、实验结果与分析1. RS触发器测试：a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证RS触发器在不同输入情况下的工作特性。
2. D触发器测试：a. 将D触发器的D端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证D触发器在不同输入情况下的工作特性。
3. JK触发器测试：a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证JK触发器在不同输入情况下的工作特性。
4. T触发器测试：a. 将T触发器的T端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证T触发器在不同输入情况下的工作特性。
六、实验结论通过对RS触发器、D触发器、JK触发器和T触发器的功能测试，我们可以得出以下结论：1. RS触发器具有存储和放大信号的功能，可以用于实现简单的存储器和时序电路；2. D触发器可以将输入信号在时钟脉冲到来时存储，并在下一个时钟脉冲到来时输出；3. JK触发器是一种带有异步清零和置位功能的触发器，可以用于实现频率分割和计数器等电路；4. T触发器是一种特殊的JK触发器，其输入端和输出端相连，可以实现频率分割和频率加倍等功能。
触发器功能测试
2
为什么实验步骤2不用逻辑开关而用基本R-S触发器的输出作为J-K触
发器的时钟CK信号？
3
图3-1-1（b）电路中，逻辑上A与B反相，
始终为逻辑“0”，
为什么触发器会得到触发脉冲触发翻转?
4
根据实验内容（6）的结果，4位二进制计数器的状态以多少个时钟
周期循环？对时钟脉冲的分频率是多少？以此类推，8位二进制计数器的分
CPi = Qi-1 （i≥1）
下降沿触发的触发器
CPi = Qi-1 （ห้องสมุดไป่ตู้≥1）
CPi = Q(—)i-1 （i ≥1）
三 实验参考电路
1 与非门组成的基本R-S触发器如图3-1-1（a）所示。 2 集成触发器应用如图3-1-4所示。 3 两位二进制加计数器如图3-1-3（a）所示。
四 实验预习要求
R
S
Q0
Q(—)
功能
0
0
1
1
1
1
0
1
1
0
0
1
1
最后两项反复操作几遍，看R，S同时从“1”变为“0”后，Q状态是否为同一状态。
（2）集成J-K触发器功能测试 ①观察集成触发器的置位、复位功能。 根据图3-1-2中J-K触发器74LS112的引脚图，选择一个触发器。直接置 位Sd、复位输入Rd接逻辑开关。按表3-1-3控制Rd、Sd，记录触发器的输出 状态。最后两项反复操作几遍，看Rd，Sd同时从“1”变为“0”后，输出Q是 否为同一状态。 表3-1-2 集成J-K触发器的直接置位、复位功能测试
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验2 触发器逻辑功能测试
一、实验目的
1、掌握基本RS触发器、D触发器、J K触发器的逻辑功能和状态变化特点。
2、掌握基本RS触发器、D触发器、J K触发器逻辑功能测试方法。
3、熟悉不同逻辑功能触发器相互转换的方法。
二、实验仪器及器件
1、实验仪器
（1）TPE-D6Ⅲ型数字电路学习机
（2）VP5220A型双踪示波器
（3）数字万用表
2、器件
（1）74LS00 四2输入与非门1片
（2）74LS74 双D触发器1片
（3）74LS112 双JK触发器 1 片
三、实验器件的逻辑功能
表2-0给出了本实验所用的基本RS触发器、维持阻塞D触发器、负边沿JK触发器的逻辑功能、触发方式及动作特点等相关知识。
表2-0 基本RS触发器、维持阻塞D触发器、负边沿JK触发器的逻辑功能、触发方式及动作特点
四、实验原理
触发器是能存储、记忆二进制信息的器件，是时序逻辑电路的基本单元。
触发器具有“0”状态和“1”状态2个稳定状态，在输入信号作用下可以置于“0”状态或“1”状态。
触发器进行状态转换时，由触发方式决定何时接收输入信号、何时改变输出状态，由逻辑功能决定输出状态改变的方向。
基本RS 触发器逻辑功能的测试原理：触发器的输入端D S 、D R 由逻辑电平开关控制输入0或1，按特性表改变各输入信号状态，用LED 发光二极管显示输出状态，从而验证状态转换关系是否符合要求即是否与特性表相符及状态转换时的动作特点。
时钟触发器置位、复位功能的测试原理：触发器的异步置位端D S 、异步复位端D R 由 逻辑电平开关控制分别输入0，输入1、CP 时钟脉冲端为任意值，用LED 发光二极管显示输出状态，从而验证异步置位、异步复位功能是否符合要求。
时钟触发器逻辑功能的测试原理：触发器的异步置位端D S 、异步复位端D R 置现态为
0或1后处于为1的无效状态，使触发器处于受CP 时钟脉冲控制下工作。
触发器的输入端由逻辑电平开关控制输入状态，以单脉冲作为CP 时钟脉冲信号，按特性表改变各输入信号状态，逐个输入CP 时钟脉冲信号，用LED 发光二极管显示输出状态，从而验证状态转换关系是否符合要求即是否与特性表相符及状态转换时的动作特点。
或以连续脉冲作为时钟脉冲信号源，连续输入时钟信号，用示波器观测时钟信号、输出状态的波形，判断状态转换关系是否符合要求及触发方式。
五、实验内容
1、TTL 与非门构成的基本RS 触发器逻辑功能分析、测试
(1) 分析基本RS 触发器的逻辑功能
分析图2-1所示由与非门构成的基本RS 触发器，填写表2-1中的功能分析部分。
(2) 选用2输入与非门74LS00一片，在数字电路学习机上合适的位置选取一个14P 插座，按定位标记插好集成块。
(3) 对照附录1中74LS00的引脚图，选用74LS00中的二个与非门按图2-1接线构成基本RS 触发器，2个输入端d S 、d R 分别接逻辑电平开关、2个输出端Q 、Q 分别接LED 电平显示。
(4) 按表2-1要求改变输入逻辑电平开关的组合状态，由LED 显示输出逻辑状态，将测试结果填入表2-1。
S D R D
Q
Q
R D
CP
D S D Q
Q
74LS742
1
图2-1 基本RS 触发器逻辑功能测试电路 图2-2 维持阻塞D 触发器逻辑功能测试电路
表2-1 与非门构成的基本RS 触发器逻辑功能分析、测试表
2、维持阻塞D 触发器逻辑功能分析、测试
(1) 分析图2-2所示的维持阻塞D 触发器的逻辑功能，填写表2-2中的功能分析部分。
(2) 选用双D 触发器74LS74一片，在数字电路学习机上合适的位置选取一个14P 插座，按定位标记插好集成块。
(3) 对照附录1中74LS74的引脚图，选用74LS74中的一个D 触发器按图2-2接线，2个异步复位端D R 和异步置位端D S 分别接逻辑电平开关，1个输入端D 接逻辑电平开关，1个CP 时钟脉冲输入端接单脉冲信号，1个Q 状态输出端接LED 电平显示。
(4) 按表2-2要求改变输入逻辑电平开关的组合状态及输入单脉冲信号，由LED 显示输出逻辑状态，将测试结果填入表2-2。
其中同步控制时的输入顺序应为：
① D S 为1、D R 为1→0→1，置现态n Q = 0后 D S 、D R 均为1无效，或D S 为 1→0→1、D R 为1，置现态n Q =1后 D S 、D R 均为1无效。
② 输入信号D 为0或1。
③ 输入单脉冲时钟CP ，观察在CP 为0、↑、1、↓时触发器Q 端状态的变化。
6-2 维持阻塞D 触发器逻辑功能分析、测试表
3、维持阻塞D 触发器构成T ′触发器的分析测试
写出图2-3 由D 触发器构成的T ′触发器的次态逻辑表达式，填入表2-3。
用双D 触发器74LS74一片 ，在数字电路学习机上合适的位置选取一个14P 插座，按定位标记插好集成块，选用其中的一个D 触发器按图2-3连接构成T ′触发器。
时钟CP 输入端接脉冲信号源输入连续脉冲信号及示波器，输出端Q 接示波器，观测输出、输入波形，画在表2-3中，并说明触发边沿及输出、输入波形之间的频率关系。
1kHz
+5V
CP S D
R D
Q
J Q
K 74LS1122
1
图2-3 D 触发器构成T ′触发器的测试电路 图2-4 负边沿JK 触发器逻辑功能测试电路
表2-3 维持阻塞D 触发器构成T ′触发器的分析、测试表
4、负边沿JK 触发器逻辑功能分析、测试
(1) 分析图2-4所示的负边沿JK 触发器的逻辑功能，填写表2-4中的功能分析部分。
(2) 选用双JK 触发器74LS112一片，在数字电路学习机上合适的位置选取一个16P 插座，按定位标记插好集成块。
(3) 对照附录1中74LS112的引脚图，选用74LS112中的一个JK 触发器按图2-4接线，2个异步复位端D R 和异步置位端D S 分别接逻辑电平开关，2个输入端J 、K 分别接逻辑电平开关，1个CP 时钟脉冲输入端接单脉冲信号，1个Q 状态输出端接LED 电平显示。
(4) 按表2-4要求改变输入逻辑电平开关的组合状态及输入单脉冲信号，由LED 显示输出逻辑状态，将测试结果填入表2-4。
其中同步控制时的输入顺序应为：
① D S 为1、D R 为1→0→1，置现态n
Q = 0后 D S 、D R 均为1无效，或D S 为 1→0→1、D R 为1，置现态n Q =1后 D S 、D R 均为1无效。
② 输入信号J 、K 为0或1。
③ 输入单脉冲时钟CP ，观察在CP 为0、↑、1、↓时触发器Q 端状态的变化。
表2-4 负边沿JK 触发器逻辑功能分析、测试表
5、 负边沿JK 触发器构成T ′触发器的分析测试
写出图2-5 由JK 触发器构成的T ′触发器的次态逻辑表达式，填入表2-5。
用双JK 触发器74LS112一片 ，在数字电路学习机上合适的位置选取一个16P 插座，按定位标记插好集成块，选用其中的一个JK 触发器按图2-5连接构成T ′触发器。
时钟CP 输入端接脉冲信号源输入连续脉冲信号及示波器，输出端Q 接示波器，观测输出、输入波形，画在表2-5中，并说明触发边沿及输出、输入波形之间的频率关系。
74LS1122
1
+5V +5V
+5V
1kHz
图2-5 JK 触发器构成T ′触发器的测试电路
表2-5 负边沿JK 触发器构成T ′触发器的分析、测试表
六、注意事项
1、按定位标记将集成块插入插座时，先将引脚对准插孔的位置然后再插牢，以防止器件的引脚弯曲或折断。
2、实验测试电路中，没有画出电源引脚、接地引脚。
3、接线及改变接线时，必须关闭电源。
4、集成芯片中不使用的触发器，其置位端、复位端、信号输入端、时钟脉冲输入端、输出端悬空开路处理。
七、思考题
1、各类触发器的逻辑功能、触发方式及动作特点。
2、触发器逻辑功能的各种表示方法。
3、触发器异步输入端的作用是什么？
4、具有异步复位端D R 和异步置位端D S 的触发器，当触发器处于受CP 脉冲控制的情况下工作时，这两端所加的信号应该是什么？
5、设D 触发器的初态为n
Q ，将该触发器的Q 输出端连接到D 输入端，当CP 脉冲到来时，触发器的次态1
n Q
是什么？
6、当输入J = K = 1时，JK 触发器所具有的功能是是什么？
7、CP 有效时，若JK 触发器状态由0变为1，则此时的输入J 、K 应该是什么？ 8、为什么不能用逻辑电平开关作为触发器的CP 时钟脉冲输入信号源？ 9、分析实验中所用测试方法并提出改进方案。
八、实验报告要求
1、简述实验原理，画出各实验测试电路，按实验内容填写各数据表格。
2、整理实验数据，分析实验结果与理论是否相符合？ 九、预习要求
1、所用触发器的逻辑符号、特性方程、特性表、触发方式及动作特点。
2、所用触发器的引脚排列。
3、在Multisim 中分别组成前述各实验电路，仿真测试，记录数据。