数字电子钟计时系统设计与实现指导书
数字电子钟设计说明..
数字电子钟课程设计一、设计任务与要求(1)设计一个能显示时、分、秒的数字电子钟，显示时间从00: 00: 00到23: 59: 59;(2)设计的电路包括产生时钟信号，时、分、秒的计时电路和显示电路(3)电路能实现校正(5)整点报时二、单元电路设计与参数计算1. 振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
这用压电谐振的频率即为晶体振荡器的固有频率。
2. 分频器由于振荡器产生的频率很高，要得到秒脉冲需要分频，本实验采用一片74LS90 和两片74LS160实现，得到需要的秒脉冲信号。
3. 计数器秒脉冲信号经过计数器，分别得到“秒”个位、十位、“分”个位、十位以及 “时”个位、十位的计时。
“秒” “分”计数器为六十进制，小时为二十四进制。
（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完 成一分钟之内秒数目的累加，并达到 60秒时产生一个进位信号。
本作品选用一 片74LS161和一片74LS160采取同步置数的方式组成六十进制的计数器。
（2）二十四进制计数“24翻1”小时计数器按照“ 00— 01—02,, 22—23— 00—01”规律计数。
与生 活中计数规律相同。
二十四进制计数同样选用74LS161和74LS160计数芯片。
但 清零方式采用的是异步清零方式。
MMgM加EHagij qZ1进位信号脉冲4 •译码器译码是指把给定的代码进行翻译的过程。
计数器采用的码制不同，译码电路也不同。
74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。
74LS48配有灯测试LT、动态灭灯输入RBI,灭灯输入/动态灭灯输出BI/RBO,当LT=O时，74LS48出去全1。
数字电子钟--设计加详细说明(全)
中国………..电子技术课程设计总结报告题目：数字电子钟学生姓名：系别：专业年级：指导教师：年月日一、设计任务与要求1、用单片机设计一个数字电子钟，采用LED数码管来显示时间。
2、显示格式为：XX：XX：XX，即：时：分：秒。
3、时间采用24小时制显示，4、设置一个按键用于时间显示方式的切换,能进行时间的调整，可暂停时间的变动。
..二、方案设计与论证图1 系统整体框图1、单片机芯片选择方案方案一：AT89S52是一个低功耗，高性能CMOS 8位单片机，片内含4k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器。
主要性能有：与MCS-51单片机产品兼容、全静态操作：0Hz～33Hz、三级加密程序存储器、32个可编程I/O口线、三个16位定时器/计数器、八个中断源、全双工UART串行通道、掉电后中断可唤醒、看门狗定时器、双数据指针、掉电标识符、易编程。
方案二：AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes 的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM）。
主要性能有：兼容MCS51指令系统、32个双向I/O口、256x8bit内部RAM、3个16位可编程定时/计数器中断、时钟频率0-24MHz、2个串行中断、可编程UART串行通道、2个外部中断源、6个中断源、2个读写中断口线、3级加密位、低功耗空闲和掉电模式、软件设置睡眠和唤醒功能。
从单片机芯片主要性能角度出发，本数字电子钟单片机芯片选择设计采用方案一。
2、数码管显示选择方案方案一：静态显示。
静态显示，即当显示器显示某一字符时，相应的发光二极管恒定导通或截止。
该方式每一位都需要一个8 位输出口控制。
静态显示时较小电流能获得较高的亮度，且字符不闪烁。
但因当所需显示的位数较多时，静态显示所需的I/O口数较大，造成资源的浪费。
[数电课程设计数字电子时钟的实现] 电子时钟课程设计
![[数电课程设计数字电子时钟的实现] 电子时钟课程设计](https://img.taocdn.com/s3/m/09fa58d0af45b307e9719786.png)
[数电课程设计数字电子时钟的实现] 电子时钟课程设计课程设计报告设计题目：数字电子时钟的设计与实现班级：学号：姓名：指导教师：设计时间：摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。
诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。
功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。
通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。
通过仿真过程也进一步学会了Multisim7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。
由于集成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
关键词：数字钟，组合逻辑电路，时序电路，集成电路目录摘要 (1)第1章概述············································3第2章课程设计任务及要求·······························42.1设计任务············································42.2设计要求············································4第3章系统设计··········································63.1方案论证············································63.2系统设计············································63.2.1结构框图及说明·································63.2.2系统原理图及工作原理···························73.3单元电路设计········································83.3.1单元电路工作原理·······························83.3.2元件参数选择···································14第4章软件仿真·········································154.1仿真电路图··········································154.2仿真过程············································164.3仿真结果············································16第5章安装调试··········································175.1安装调试过程········································175.2故障分析············································17第6章结论···············································18第7章使用仪器设备清单··································19参考文献·················································19收获、体会和建议·········································20第1章概述数字集成电路的出现和飞速发展，以及石英晶体振荡器的广泛应用，使得数字钟的精度稳定度远远超过了老式的机械表，用数字电路实现对“时”、“分”、“秒”数字显示的数字钟在数字显示方面，目前已有集成的计数、译码电路，它可以直接驱动数码显示器件，也可以直接采用才COMS--LED光电组合器件，构成模块式石英晶体数字钟。
课程设计之电子钟(完整版)
数字电子技术课程设计一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、方案设计与论证数字钟以成为人们常生活中数字电子钟一般由振荡器，分频器，显示器，定时器等部分组成。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动控制等各个领域。
尽管目前市场上以有现成数字钟集成电路芯片，价格便宜这些都是数字电路中最基本的，应用最广的电路。
数字电子钟的基本逻辑功能框图如下：它是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
他的计时装置的周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能。
因此，一个基本数字钟主要由六部分组成。
（1）设计指标1)由晶振电路产生1HZ标准秒信号；2)分、秒为00~59六十进制计数器；3)时为00~23二十四进制计数器；4)具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；5)整点具有报时功能，当时间到达整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。
（2）设计要求1)画出电路原理图（或仿真电路图）；2)元器件及参数选择；3)电路仿真与调试。
4)制作要求自行装配和调试，并能发现问题和解决问题。
5）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
四、实验器材试验箱1台导线若干74LS00 5片74LS04 1片74LS08 1片74LS20 2片74LS32 1片74LS161 6片万用表镊子各一个。
电子行业数字电子钟设计说明书
电子行业数字电子钟设计说明书1. 引言本文档旨在提供对数字电子钟的设计说明，为电子行业相关从业人员提供详细的设计方案和操作指南。
2. 设计目标数字电子钟的设计目标是提供准确、可靠且易于使用的时间显示功能。
具体需求如下：•数字显示：要求使用7段数码管显示小时和分钟。
•时间设置：用户能够通过按钮设置当前时间。
•时钟功能：能够准确地显示当前时间，并根据实时时钟模块同步时间。
•日期功能：可选功能，能够显示当前日期。
3. 硬件设计3.1 时钟模块选择在数字电子钟中，时钟模块是关键组件之一，它负责获取和维护时间信息。
常用的时钟模块有DS1302和DS3231等，我们可以根据实际需求选择适合的模块。
3.2 数码管显示数字电子钟需要使用7段数码管进行时间的显示。
这里可以选择常用的共阴极数码管或共阳极数码管，根据实际需求选择合适的型号和数量。
3.3 按钮输入为了方便用户设置时间，我们需要使用按钮来接收用户的输入。
通常使用矩阵按键或者触摸开关作为输入设备，以提供更好的用户体验。
3.4 控制电路数字电子钟的控制电路主要负责控制数码管显示、时钟模块的读取和按钮输入的响应。
可以选择单片机或者专用集成电路来实现控制功能。
4. 软件设计4.1 主控程序结构数字电子钟的软件设计主要包括主控程序的编写和时钟模块的驱动程序。
主控程序的结构如下：int mn(){// 初始化时钟模块InitClock();// 初始化按钮输入InitButton();while(1){// 读取当前时间ReadTime();// 检测按钮输入，根据用户的设置对时间进行调整CheckButton();// 更新数码管显示UpdateDisplay();}}4.2 时钟模块驱动程序时钟模块驱动程序负责与时钟模块进行通信，读取和更新时间信息。
根据所选择的时钟模块，编写相应的驱动程序，确保正确读取和设置时间。
4.3 按钮输入处理按钮输入处理程序负责检测按钮输入，并根据用户的操作进行相应的时间调整。
数字电子钟设计(电子集成专业类课程设计)
电子线路课程设计——数字时钟的设计与制作一、设计目标1.通过这次课程设计，进一步熟悉和掌握数电和模电知识，掌握multisim仿真软件的使用。
2.学习数字时钟的硬件设计原理，熟练各种电路应用。
3.培养独立分析问题和解决问题的能力和创新思维。
二、设计功能要求（1）时的技术要求为“24翻1”，分和秒的要求为60进制进位（2）准确计时，以数字形式显示时，分，秒的时间（3）具有校时功能，可以分别对时及分进行单独校对，能校正到标准时间（4）拓展功能：整点报时三、数字钟电路系统工作原理1.数字钟的构成石英晶振为主要部件的振荡器、分频器、计数器、校时电路、数码显示、整点报时电路。
数字钟实际上是一个对标准频率（1HZ)进行计数的计数电路。
由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。
同时标准的1ＨＺ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
2.电路设计框图如下由图可见：本数字钟电路主要由振荡器，分频器，校时电路，时分秒计数器，译码显示器及整点报时电路构成。
３、工作原理①振荡电路：由石英振荡器产生的32768HZ高频脉冲信号作为数字钟的时间基准。
石英晶体振荡器的特点是振荡频率准确、电路结构简单，易调整。
用反相器和石英晶体构成振荡电路如下图。
利用两非门Ｇ１和Ｇ２自我反馈，使他们工作在现行状态，然后利用石英晶体ＪＵ来控制震荡频率，同时用电容Ｃ１来作为两个非门之间的耦合。
两个非门输入和输出之间并联的电阻Ｒ１和Ｒ２作为负反馈元件，由于反馈作用很小，可以近似认为非门的输出输入压降相等，电容Ｃ２是为了防止寄生振荡。
电路图如下：仿真图如下：②分频电路：分频器的功能主要有产生标准秒脉冲信号和提供功能扩展电路所需的信号。
（共经过１５级２分频集成电路）我们实验用的是CD4060、74LS74,其中CD4060是14级分频器，将石英晶振的高频变为二分频，74LS74是D触发器，可以用作二分频。
电子电路课程设计-数字电子钟计时系统的设计与装配
引言数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，并且在此基础上，还能够实现整点报时、定时闹钟等功能。
与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长是使用寿命，因此得到了更广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
设计过程采用系统设计的方法，先分析人物，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，觉得各个功能子系统中的内部电路，最后进行测试。
本课程设计针对数字电子时钟的设计要求，提出了一个个整体设计方案，进行由上而下层次化的设计，先定义和规定各个模块的结果，再对模块内部进行详细设计分析。
根据可采用的芯片，设计恰当的模块组合调试，最终在Protues下仿真通过。
目录1、设计指标及要求 (3)1.1设计指标 (3)1.2具体要求 (3)2、设计原理 (3)2.1整机的系统框图 (3)2.2单元电路的设计 (4)3、设计内容与步骤 (5)4、参考元器件 (6)5、各单元电路的设计方案及原理说明 (6)5.1设计方案 (6)5.2设计、调试要点 (6)6、电路的装配与调试过程 (7)6.1电路焊接 (7)6.2调试过程 (7)6.3数字电子钟电路图 (8)6.4调试结果与分析 (8)7、设计心得体会 (8)8、参考文献及资料 (9)1、设计指标及要求1.1设计指标（1）显示时、分、秒，采用24小时制。
（2）具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
（3）为了保证计时准确、稳定，建议由晶体振荡器提供标准时间的基准信号。
1.2具体要求（1）画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。
并以文字对原理作辅助说明。
（2）设计各个功能模块的电路图，加上原理说明。
（3）选择合适的元器件，设计、选择合适的输入信号和输出方式，在确保电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。
电子数字计时器的设计课程设计指导书
课程设计指导书黄建农编武汉职业技术学院电信系电子技术基础实验中心电子数字计时器的设计在学完《数字电路》课程后，为了巩固同学们所学的基础知识和基础知识的应用，提高独立思考问题；分析问题和解决今后工作中的实际问题的能力，为了把同学们培养成为既有理论知识又有实际动手能力的良好素质人才，特针对《数字电路》课程，编写了这本《数字计时器的设计以及制作》实习指导书。
其目的是通过设计、制作、帮助同学们掌握简单数字系统的设计和制作方法，让同学们学会查阅有关资料，使他们将学过的知识融会贯通。
1、数字计时器的设计思想：要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。
而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。
经过分频器输出的秒脉冲信号到计数器中进行计数。
由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动AM，PM标志信号。
各计数器输出信号经译码器、驱动器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。
值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。
校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动迅速调整时间。
“手动调整”可利用手动的节拍调准显示时间。
2、数字钟的原理框图。
（见图1）3、数字计时器的设计方法：根据设计思想及原理框图，运用已学过的知识，选择所需要的电路及元器件，然后依据各单元的输入输出信号相互匹配，加入必要的其他电路（校时电路）等，组成数字计时器的电路总图，这就是设计的全过程。
（1）设计脉冲源：脉冲源是数字计时器的心脏，它能自动不停地产生脉冲信号，以供计时之用，它的稳定和准确对计时器起着至关重要的作用。
我们曾学过一些自激式的振荡器，如：自激多谐振荡器，自激间歇振荡器等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子钟计时系统设计与实现
一、实验目的
1. 掌握各类计数器及它们相连的设计方法
2. 掌握多个数码管显示的原理与方法
3. 学习利用EWB软件进行电路仿真的方法
二、实验仪器设备
1. PC机，EWB软件
2. 面包板、接插线、74LS160和74LS48等电子元器件、信号发生器、万用表
三、设计内容
设计一个数字电子钟计时系统，要求如下：
1. 数字钟以24/12小时为一个计数周期。
2. 准确计时，具有“时”（00～23）、“分”（00～59）、“秒”（00～59）数字显示。
扩展功能：校时功能、整点报时功能
四、设计步骤：
1．根据选题要求，进行方案比较，画出系统框图，进行初步设计。
2．设计单元电路，计算参数，选择元器件。
(1)用555定时器构成多谐振荡器，设计一个秒钟脉冲发生器；
(2)用同步十进制集成计数器74160设计一个秒钟计数器和分钟计数器，即六十进制计数器。
(3)用同步十进制集成计数器74160设计一个24/12小时计数器，通过转换开关可实现二十四与十二进制数值的转换。
(4)用74LS48和LED数码管实现显示功能。
3．画出系统电路原理图初稿。
4．利用EWB软件组装调试所设计的系统电路。
5．利用面包板和相应仪器设备组装调试所设计的系统电路，修改设计中的疏漏。
6．绘制正式的系统电路图。
7．撰写报告。
五、设计成果及要求
1．用A4纸打印数字电子钟计时系统仿真电路图。
2．用A4纸手绘出数字电子钟计时系统电路图。
3．报告部分要求写明设计要求及技术指标、总体设计方案的论证及选择、系统方框图及工作原理概述、各单元电路设计及工作原理叙述、设计计算及元器件选择等。
设计过程：
一、概述
数字电子钟的原理方框图如图所示。
该电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过六位LED 七段显示器显示出来。
校时电路是用来对“时”、“分”、“秒”显示数字进行校对调整的。
二、EWB仿真电路设计
1. 利用两片74160和带译码器的七段显示数码管组成60进制递增计数器
计数器74160的功能表如图所示：
利用两片74160组成的同步60进制递增计数器如图所示，其中个位计数器接成十进制形式。
十位计数器选择QC与QB做反馈端，经与非门输出控制清零端（CLR），接成六进制计数形式。
个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出控制端（RCO）接至十位计数器容许端（ENT），完成个位对十位计数器的进位控制。
将个位计数器的RCO端和十位计数器的QC、QA端经与们由RCO端输出，作进位输出控制信号。
当计数器状态为59时，CO端输出高电平，在同步级联方式下，容许高位计数器计数。
选择信号源库中的1HZ方波信号作为计数器的测试时钟源。
秒/分计时电路
2. 用两片74160组成24/12进制递增计数器
图所示电路是由两片74160组成的能实现12和24进制转换的同步递增计数器。
图中个位与十位计数器均接成十进制计数形式，采用同步级连方式。
选择十位计数器的输出端QB和个
位计数器的输出端QC通过与非门NAND2控制两片计数器的清零端（CLR’），利用状态24反馈清零，可实现24进制递增计数。
若选择十位计数器的输出端QA与个位计数器的输出端QB经过与非门NAND1输出，控制两片计数器的清零端（CLR’），利用状态12反馈清零，可实现12进制递增计数。
敲击Q键，使开关K选择与非门NAND2输出或NAND1输出可实现24和12进制递增计数器的转换。
该计数器可利用作数字钟的时计数器。
24/12进制计时电路
3.电路总体调试
将以上单元电路组合，该电路即为利用74160芯片构成的数字电子钟系统。
总的电路图如图所示：
三、实际电路设计 1. 555时钟电路设计
实际电路中，可用555型集成时基电路构成多谐振荡器作为数字钟计时系统的脉冲源。
如图，由555定时器和外接元件R 1、R 2、C 构成多谐振荡器，脚2与脚6直接相连。
电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R 1、R 2向C 充电，以及C 通过R 2向放电端 C t 放电，使电路产生振荡。
电容C 在CC V 31
和
CC V 3
2之间充电和放电，其
波形如图所示。
输出信号的时间参数是
T ＝t w1＋t w2， t w1＝0.7(R 1＋R 2)C ， t w2＝0.7R 2C
555电路要求R 1 与R 2 均应大于或等于1K Ω ，但R 1＋R 2应小于或等于3.3M Ω，合理设置R 1、R 2的电阻值，使输出信号频率为1HZ,作为整个电路的秒脉冲。
外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。
因此这种形式的多谐振荡器应用很广。
(a) (b)
多谐振荡器
2. 计时与显示电路设计
实际电路中，仍选择741S160作为计数器实现分秒的60进制以及小时的24/12进制，原理与前面相同，不在重述。
显示电路用共阴极显示译码器74LS48和共阴极七段数码管实现。
七段共阴极LED数码管
将74LS48和共阴极数码管做恰当连线，组成译码显示电路。
3．系统安装调试
利用面包板和相应仪器设备组装调试所设计的系统电路，修改设计中的疏漏。
总的电路图如图所示。
（见复印页）
4.元器件列表
四、实验心得。