数字电子课程设计数字钟
数电课程设计数字电子钟.
数字电子技术课程设计数字电子钟指导老师：小组成员：目录摘要 (3)第一节系统概述 (4)第二节单元电路设计与分析 (6)第三节电路的总体设计与调试 (11)第四节设计总结 (13)附录部分芯片功能参数表 (14)参考文献 (17)摘要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒。
一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。
由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。
本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。
通过采用各种集成数字芯片搭建电路来实现相应的功能。
具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。
该电路具有计时的功能。
在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。
实验证明该设计电路基本上能够符合设计要求！关键词振荡器、计数器、译码显示器、Multisim第一节系统概述数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。
振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。
1.1实验目的1).掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；2).进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；3).提高电路布局﹑布线及检查和排除故障的能力；4).培养书写综合实验报告的能力。
1.2 主要内容熟悉Multisim10.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。
1.3 系统设计思路与总体方案数字时钟基本原理的逻辑框图如下所示：系统方框图1由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。
数字电子钟设计(电子集成专业类课程设计)
电子线路课程设计——数字时钟的设计与制作一、设计目标1.通过这次课程设计，进一步熟悉和掌握数电和模电知识，掌握multisim仿真软件的使用。
2.学习数字时钟的硬件设计原理，熟练各种电路应用。
3.培养独立分析问题和解决问题的能力和创新思维。
二、设计功能要求（1）时的技术要求为“24翻1”，分和秒的要求为60进制进位（2）准确计时，以数字形式显示时，分，秒的时间（3）具有校时功能，可以分别对时及分进行单独校对，能校正到标准时间（4）拓展功能：整点报时三、数字钟电路系统工作原理1.数字钟的构成石英晶振为主要部件的振荡器、分频器、计数器、校时电路、数码显示、整点报时电路。
数字钟实际上是一个对标准频率（1HZ)进行计数的计数电路。
由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。
同时标准的1ＨＺ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
2.电路设计框图如下由图可见：本数字钟电路主要由振荡器，分频器，校时电路，时分秒计数器，译码显示器及整点报时电路构成。
３、工作原理①振荡电路：由石英振荡器产生的32768HZ高频脉冲信号作为数字钟的时间基准。
石英晶体振荡器的特点是振荡频率准确、电路结构简单，易调整。
用反相器和石英晶体构成振荡电路如下图。
利用两非门Ｇ１和Ｇ２自我反馈，使他们工作在现行状态，然后利用石英晶体ＪＵ来控制震荡频率，同时用电容Ｃ１来作为两个非门之间的耦合。
两个非门输入和输出之间并联的电阻Ｒ１和Ｒ２作为负反馈元件，由于反馈作用很小，可以近似认为非门的输出输入压降相等，电容Ｃ２是为了防止寄生振荡。
电路图如下：仿真图如下：②分频电路：分频器的功能主要有产生标准秒脉冲信号和提供功能扩展电路所需的信号。
（共经过１５级２分频集成电路）我们实验用的是CD4060、74LS74,其中CD4060是14级分频器，将石英晶振的高频变为二分频，74LS74是D触发器，可以用作二分频。
数电课设-数字钟
数字钟一．基本功能1、设计一个数字钟，能够显示当前时间，分别用6个数码管显示小时、分钟、秒钟的时间，秒针的计数频率为1Hz，可由系统脉冲分频得到。
2、在整点进行提示，可通过LED闪烁实现，闪烁频率及花型可自己设计。
3、能够调整小时和分钟的时间，调整的形式为通过按键进行累加。
4、具有闹钟功能，闹钟时间可以任意设定（设定的形式同样为通过按键累加），并且在设定的时间能够进行提示，提示同样可以由LED闪烁实现。
二．扩展功能1、设计模式选择计数器，通过计数器来控制各个功能之间转换。
2、调整当前时间以及闹钟时间，在按键累加的功能不变的基础上，增加一个功能，即当按住累加键超过3秒，时间能够以4Hz的频率累加。
3、用LCD液晶屏来显示当前时间及功能模式。
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity clock isport(clk: in std_logic; --27M晶振key3,key2,key0: in std_logic:='1'; --时、分、模式按钮，下降沿触发ledg: o ut std_logic_vector(2 downto 0):="000"; --整点提示ledr: out std_logic_vector(2 downto 0):="000"; --闹铃hex7,hex6,hex5,hex4,hex3,hex2,hex0,hex1: out std_logic_vector(6 downto 0) --数码管显示);end;architecture a of clock issignal x: integer range 1 to 13500000:=1; --记27M的上升沿个数signal clka: std_logic; --1HZsignal temp1,temp2,temp3,temp4,temp5,temp6: std_logic_vector(3 downto 0):="0000"; --时分秒走时signal xianshi1,xianshi2,xianshi3,xianshi4,xianshi5,xianshi6:std_logic_vector(3 downto 0):="0000"; --数码管显示signal temp0: std_logic_vector(1 downto 0):="00"; --模式显示signal tfen1,tfen2,tshi1,tshi2,nfen1,nfen2,nshi1,nshi2: std_logic_vector(3 downto 0); --调时和闹铃时的分、时的个位和十位signal naoling1,naoling2,naoling3,naoling4: std_logic_vector(3 downto 0); --闹铃调时时的显示begin--分频，产生1HZ的时钟process(clk)beginif clk'event and clk='1' thenx<=x+1;if x=13500000 thenclka<=not clka; --27M每13500000个上升沿clka取反x<=1;end if;end if;end process;--模式选择器，用按键控制，有0、1、2 三种模式process(key0)beginif key0'event and key0='0' thenif temp0="10" then --模式2时，再按键则进入模式0temp0<="00";elsetemp0<=temp0+1;end if;end if;end process;--模式用数码管显示process(temp0)begincase temp0 iswhen "00" => hex0<="1000000";--显示0when "01" => hex0<="1111001";--显示1when "10" => hex0<="0100100";--显示2when others => hex0<="0000000";--显示全亮end case;end process;--模式1时，调时，调节时钟的分process(key2,temp0)beginif temp0="01" thenif key2'event and key2='0' thenif tfen1="1001" then --个位到9，十位加1if tfen2="0101" then --加到59，则归零tfen1<="0000";tfen2<="0000";elsetfen2<=tfen2+1;tfen1<="0000";end if;elsetfen1<=tfen1+1;end if;end if;end if;end process;--模式1时，调时，调节时钟的时process(key3,temp0)beginif temp0="01" thenif key3'event and key3='0' thenif tshi1="1001" then ----个位到9，十位加1tshi1<="0000";tshi2<=tshi2+1;elsif tshi1="0011" and tshi2="0010" then --到23，则归零tshi1<="0000";tshi2<="0000";elsetshi1<=tshi1+1;end if;end if;end if;end process;--模式2时，设定闹铃，设定时钟的分process(key2,temp0)beginif temp0="10" thenif key2'event and key2='0' thenif nfen1="1001" then ----个位到9，十位加1if nfen2="0101" then --加到59，则归零nfen1<="0000";nfen2<="0000";elsenfen2<=nfen2+1;nfen1<="0000";end if;elsenfen1<=nfen1+1;end if;end if;end if;end process;--模式2时，设定闹铃，设定时钟的时process(key3,temp0)beginif temp0="10" thenif key3'event and key3='0' thenif nshi1="1001" then ----个位到9，十位加1nshi1<="0000";nshi2<=nshi2+1;elsif nshi1="0011" and nshi2="0010" then --到23，则归零nshi1<="0000";nshi2<="0000";elsenshi1<=nshi1+1;end if;end if;end if;end process;--三种模式间的显示及传递process(clka,temp0)beginif temp0="01" then --模式1时，传递调时的时，分temp3<=tfen1;temp4<=tfen2;temp5<=tshi1;temp6<=tshi2;xianshi3<=temp3; --模式1时，显示时，分xianshi4<=temp4;xianshi5<=temp5;xianshi6<=temp6;elsif temp0="10" then --模式2时，传递闹铃的时，分naoling1<=nfen1;naoling2<=nfen2;naoling3<=nshi1;naoling4<=nshi2;xianshi3<=naoling1; --模式2时，显示闹铃的时，分xianshi4<=naoling2;xianshi5<=naoling3;xianshi6<=naoling4;elsifclka'event and clka='1' then --正常走时，即temp0=00if temp1="1001" then --秒的个位到9，十位加1if temp2="0101" then --秒到59，则归零，分的个位加1temp1<="0000";temp2<="0000";temp3<=temp3+1;if temp3="1001" then --分的个位到9，十位加1if temp4="0101" then --分到59，则归零，时的个位加1temp3<="0000";temp4<="0000";temp5<=temp5+1;if temp5="1001" then --时的个位到9，十位加1temp5<="0000";temp6<=temp6+1;elsif temp5="0011" and temp6="0010" then --时到23，则归零temp5<="0000";temp6<="0000";end if;elsetemp3<="0000";temp4<=temp4+1;end if;elsetemp3<=temp3+1;end if;elsetemp1<="0000";temp2<=temp2+1;end if;elsetemp1<=temp1+1;end if;----到设置的闹铃时则ledr(0--2)三个灯亮，一分钟后熄灭if temp3=naoling1 and temp4=naoling2 and temp5=naoling3 and temp6=naoling4 thenledr<="111";elseledr<="000";end if;----到整点时时则ledg(0--2)三个灯亮，一分钟后熄灭if temp3="0000" and temp4="0000" thenledg<="111";elseledg<="000";end if;--将走时传递给显示译码xianshi1<=temp1;xianshi2<=temp2;xianshi3<=temp3;xianshi4<=temp4;xianshi5<=temp5;xianshi6<=temp6;end if;end process;----数码管显示译码process(xianshi1,xianshi2,xianshi3,xianshi4,xianshi5,xianshi6) begincase xianshi1 iswhen "0000" => hex2<="1000000";when "0001" => hex2<="1111001";when "0010" => hex2<="0100100";when "0011" => hex2<="0110000";when "0100" => hex2<="0011001";when "0101" => hex2<="0010010";when "0110" => hex2<="0000010";when "0111" => hex2<="1111000";when "1000" => hex2<="0000000";when "1001" => hex2<="0010000";when others => hex2<="1000000";end case;case xianshi2 iswhen "0000" => hex3<="1000000";when "0001" => hex3<="1111001";when "0010" => hex3<="0100100";when "0011" => hex3<="0110000";when "0100" => hex3<="0011001";when "0101" => hex3<="0010010";when others => hex3<="1000000";end case;case xianshi3 iswhen "0000" => hex4<="1000000";when "0001" => hex4<="1111001";when "0010" => hex4<="0100100";when "0011" => hex4<="0110000";when "0100" => hex4<="0011001";when "0101" => hex4<="0010010";when "0110" => hex4<="0000010";when "0111" => hex4<="1111000";when "1000" => hex4<="0000000";when "1001" => hex4<="0010000";when others => hex4<="1000000";end case;case xianshi4 iswhen "0000" => hex5<="1000000";when "0001" => hex5<="1111001";when "0010" => hex5<="0100100";when "0011" => hex5<="0110000";when "0100" => hex5<="0011001";when "0101" => hex5<="0010010";when others => hex5<="1000000";end case;case xianshi5 iswhen "0000" => hex6<="1000000";when "0001" => hex6<="1111001";when "0010" => hex6<="0100100";when "0011" => hex6<="0110000";when "0100" => hex6<="0011001";when "0101" => hex6<="0010010";when "0110" => hex6<="0000010";when "0111" => hex6<="1111000";when "1000" => hex6<="0000000";when "1001" => hex6<="0010000";when others => hex6<="1000000";end case;case xianshi6 iswhen "0000" => hex7<="1000000";when "0001" => hex7<="1111001";when "0010" => hex7<="0100100";when others => hex7<="1000000";end case;hex1<="1111111"; ---关闭hex1数码管end process;end;。
数电课程设计-数字电子钟PPT课件
3 设计方案的选择与论证
数字电子钟系统框图如下:
图3.1 数 字 电 子 钟 系 统 框 图
6
3 设计方案的选择与论证
3.1) 时间脉冲产生电路
振荡器是数字钟的核心。振荡器的稳定度及频率的 精确度决定了数字钟计时的准确程度。
由集成逻辑门与RC组成的时钟源振荡器或由集成 电路定时器555与RC组成的多谐振荡器作为时间 标准信号源。
本实验中采用4040来构成分频电路。CD4040计数 为最高为12级2进制计数器，可以将32767HZ的信 号先分频为8HZ，再分为1HZ的信号。如图4.1所示 ，可以直接实现振荡和分频的功能。
16
4 电路设计计算与分析
4.2) 时、分、秒计数器
数字钟的计数电路用两个六十进制计数电路和24进 制计数电路实现的。
数字电子钟设计目的数字电子钟设计目的设计任务和要求设计任务和要求设计方案的选择与论证设计方案的选择与论证电路设计计算与分析电路设计计算与分析元器件明细表元器件明细表11掌握数字钟的设计掌握数字钟的设计22熟悉集成电路的使用方法熟悉集成电路的使用方法11显示显示时时分分秒22可以可以2424小时制或小时制或1212小时制小时制
本设计校时电路是将各个位上的使能端引出接一个 单刀双掷开关，一端（1端）接低位的进位信号，另 一端（2端）接校时电路。校正某位上的时间时，可 以将相应位的开关接到2端，通过拨动校时电路就能 实现校时功能。
12
3 设计方案的选择与论证
3.5) 整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出 现整点前数秒内，数字钟会自动报时，以示提醒。
J2是时校正开关。不校正时，J2开关是连接上面的 ，即连接正常计数。当校正时位时，首先截断正常的 计数通路，然后再进行人工出触发计数加到需要校正 的计数单元的输入端，校正好后，再转入正常计时状 态即可。
数电课程设计数字钟
数电课程设计数字钟一、课程目标知识目标：1. 理解数字钟的基本原理和组成，掌握数字电路基础知识；2. 学会运用组合逻辑电路设计数字钟的时、分、秒显示部分；3. 掌握数字钟的计时功能，了解其工作过程和调试方法；4. 了解数字钟在实际应用中的优势，如精确度、稳定性等。
技能目标：1. 能够运用所学知识，设计并搭建一个简单的数字钟电路；2. 培养动手实践能力，学会使用相关仪器、工具进行电路搭建和调试；3. 提高问题解决能力，能够分析并解决数字钟运行过程中出现的问题；4. 学会团队协作，与他人共同完成课程设计任务。
情感态度价值观目标：1. 培养学生对电子技术的兴趣，激发创新意识；2. 培养学生的耐心、细心和责任心，养成良好的学习习惯；3. 引导学生关注科技发展，认识数字技术在实际生活中的应用；4. 培养学生的环保意识，注意电子垃圾的处理和回收。
课程性质：本课程为实践性较强的课程，注重培养学生的动手能力和实际操作技能。
学生特点：学生已具备一定的数字电路基础知识，具有较强的求知欲和动手欲望。
教学要求：结合课程性质和学生特点，采用理论教学与实践操作相结合的方式，注重启发式教学，引导学生主动参与课程设计过程，提高学生的实践能力和创新能力。
通过课程目标的分解，确保学生能够达到预定的学习成果，为后续的教学设计和评估提供依据。
二、教学内容1. 数字钟原理及组成- 了解数字钟的基本工作原理- 掌握数字钟的各个组成部分，如振荡器、分频器、计数器、显示电路等2. 组合逻辑电路设计- 学习组合逻辑电路的设计方法- 应用组合逻辑电路设计数字钟的时、分、秒显示部分3. 数字电路基础知识- 复习数字电路基础知识，如逻辑门、触发器、计数器等- 了解不同类型数字电路的特点和应用4. 数字钟电路搭建与调试- 学习数字钟电路的搭建方法- 掌握数字钟电路的调试技巧，分析并解决常见问题5. 教学内容安排与进度- 第一周：数字钟原理及组成，数字电路基础知识复习- 第二周：组合逻辑电路设计，数字钟显示部分设计- 第三周：数字钟电路搭建，初步调试- 第四周：数字钟电路调试，优化与改进6. 教材章节及内容列举- 教材第三章：数字电路基础- 教材第四章：组合逻辑电路- 教材第五章：时序逻辑电路- 教材第六章：数字钟设计与实践教学内容科学、系统，注重理论与实践相结合，以学生动手实践为主，充分调动学生的积极性，培养实际操作能力。
电子数字时钟课程设计报告（数电）
电子数字时钟课程设计报告（数电）第一篇：电子数字时钟课程设计报告(数电)数字电子钟的设计1.设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标1.时间以12小时为一个周期；2.显示时、分、秒；3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。
4、完成3000字的课程设计报告2.功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2 原理框图3.功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。
数字电子钟课程设计
数字电子钟 课程设计一、课程目标知识目标：1. 学生能理解数字电子钟的基本原理，掌握其组成结构，包括时钟芯片、数字显示管等；2. 学生能掌握数字电子时钟的电路连接方式，了解各部分功能及相互关系；3. 学生能运用所学知识分析并解决数字电子钟在实际应用中出现的问题。
技能目标：1. 学生能运用所学知识设计简单的数字电子钟电路，具备实际操作能力；2. 学生能通过查阅资料、合作交流等方式，提高自主学习能力和团队协作能力；3. 学生能运用数字电子钟的设计原理，进行创新设计，提高创新能力。
情感态度价值观目标：1. 学生对电子技术产生兴趣，树立学习信心，培养勇于探索、积极进取的精神；2. 学生认识到数字电子钟在生活中的广泛应用，了解科技发展对人类生活的影响，增强社会责任感；3. 学生在设计和制作过程中，培养耐心、细致的工作态度，提高审美观念。
本课程针对初中年级学生，结合电子技术学科特点，注重理论与实践相结合。
在教学过程中，关注学生个体差异，充分调动学生的主观能动性，培养其创新思维和实际操作能力。
通过本课程的学习，使学生能够将所学知识应用于实际生活，提高综合素养。
二、教学内容1. 数字电子钟原理及组成- 时钟芯片工作原理- 数字显示管工作原理- 数字电子钟的组成结构及功能2. 数字电子钟电路设计- 电路连接方法- 各组成部分的选型与参数- 电路图的绘制与解读3. 数字电子钟编程与调试- 基本编程知识- 编程控制数字显示- 电路调试与故障排查4. 数字电子钟的创新设计- 创新设计理念与方法- 功能拓展与优化- 设计实例分析教学内容依据课程目标，结合教材相关章节，按照以下进度安排：第一课时：数字电子钟原理及组成第二课时：数字电子钟电路设计第三课时：数字电子钟编程与调试第四课时：数字电子钟的创新设计在教学过程中，注重理论与实践相结合，引导学生通过观察、实践、思考，掌握数字电子钟的设计与应用。
同时，鼓励学生进行创新设计，提高其解决问题的能力和创新思维。
数字电子钟课程设计
一、教学内容
本节“数字电子钟课程设计”依据《电子技术》教材第九章“数字电路应用”的内容进行设计。主要内容包括：
1.数字电子钟的原理与设计：介绍数字电子钟的基本工作原理，引导学生了解时钟信号的产生、分频电路、计数器、显示电路等组成部分。
2. 555定时器应用：讲解555定时器在数字电子钟中的作用，如如何产生稳定的时钟信号。
21.信息技术应用：教授学生如何利用现代信息技术，如互联网资源、在线仿真工具等，来辅助学习和解决实际问题，提高学生的信息素养。
22.教学反馈收集：在课程结束后，收集学生对课程内容、教学方式、实践环节等方面的反馈，以利于教师不断优化教学方法和提升教学质量。
6.实际制作与测试：引导学生动手制作数字电子钟，并进行功能测试与优化。
2、教学பைடு நூலகம்容
7.电路优化与改进：探讨如何优化电子钟电路设计，包括降低功耗、提高显示清晰度、增强电路稳定性等方面。
8.故障分析与排除：分析数字电子钟可能出现的常见故障，如显示错误、计时不准确等，并教授相应的排查与解决方法。
9.创新设计：鼓励学生对电子钟进行创新设计，如增加闹钟功能、温度显示、定时开关等，提升学生的创新能力和实践能力。
13.成果展示与评价：组织学生进行成果展示，相互评价，培养学生表达能力和批判性思维，同时教师给予总结性评价和反馈。
14.知识拓展：介绍数字电子钟在生活中的应用，以及电子时钟的最新技术发展，激发学生对电子技术领域的兴趣和探索欲。
4、教学内容
15.实践技能培养：通过实际操作，加强学生对电子元器件的识别与使用、焊接技术、电路布局与布线等实践技能的掌握。
10.课程总结：对本章内容进行回顾，强调数字电子钟各部分电路的联系与作用，巩固学生的理论知识，提升实际操作技能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路课程设计报告目录一、………设计课题二、………设计任务三、………设计要求四、………分析及设计过程五、………组装及调试过程六、………参考文献（各芯片功能）七、………设计心得及总结一、设计课题多功能数字钟电路设计.二、设计任务1给定的主要器件：芯片数量芯片数量555 1 74ls191 1 74ls90 2 74ls74 1 74ls92 1 74ls00 2 74ls47 42实验原理图：三、数字钟的功能要求①基本功能以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位可以用发光二极管指示，小时的十位亦可以用发光二极管指示，灯亮为“1”，灯灭为“0”。
小时计数器的计时要求为“12翻1”。
要求手动快速校时、校分或慢校时、慢校分。
②扩展功能定时控制，其时间自定；仿广播电台整点报时；触摸报整点时数或自动报整点时数。
2、设计步骤与要求：①拟定数字钟电路的组成框图，要求设计优化，电路功能多，器件少，成本低。
②设计并安装各单元电路，要求布线整齐、美观，便于级联与调试。
③测试数字钟系统的逻辑功能，使满足设计功能的要求。
④画出数字钟系统的整机逻辑电路图。
⑤写出课程设计实验报告。
四、设计分析于过程本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。
通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应用。
1、数字钟的功能要求（1）基本功能：①准确计时，以数字形式显示时、分、秒的时间；②小时的计时要求为“12翻1”，分和秒的计时要求为60进位；③校正时间。
（2）扩展功能①定时控制；②仿广播电台整点报时；③报整点时数；④触摸报整点时数。
2、数字钟电路系统的组成框图如图S1-1所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。
其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
系统的工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，然后经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时可以用校时电路校时、校分、校秒。
各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
图S1-1 多功能数字钟系统组成框图3、主体电路的设计主体电路是由功能部件或单元电路组成的。
在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。
整个系统所用的器件种类应尽可能少。
下面介绍各功能部件或电路的设计。
（1）振荡器振荡器是数字钟的核心，振荡器的稳定度和频率的精准度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。
一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。
如图S1-2所示电路为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好得到1Hz的标准脉冲。
如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。
这里选用555构成的多谐振荡器，设振荡器频fO=103Hz，电路参数如图S1-3所示，其中10KΩ电位器RP可微调振荡器的输出频率fO.（2）分频器分频器的功能主要有两个：一是产生标准秒脉冲信号；二是可提供功能扩展电路所需要的信号，如仿电台报时用的103Hz的高音频信号和500Hz的低音频信号等。
选用中规模集成电路计数器74LS90可以完成上述功能。
如图S1-4所示，将3片74LS90进行级联，因每片为1/10分频器，3片级联正好获得1Hz的标准秒脉冲。
由74LS90的功能表可得，当它接成BCD十进制计数器时，QA的输出是输入脉冲CP的2分频，所以第1片74LS90的QA输出脉冲的频率为500Hz。
图S1-3 555振荡器图S1-4 振荡器与分频器电路（3）时分秒计数器分和秒计数器都是模M=60的计数器，采用中规模集成电路十进制计数器至少需要2片，因为10<M<100。
它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为00—01—…—58—59—00…。
选用74LS92作为十位位计数器，74LS90作个位位计数器，再将它们进行级联组成模数M=60的计数器。
时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。
由此可见，时计数器的个位有0~9十个状态，十位只有0和1两种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双D触发器74LS74（只用其中一个D触发器）。
时的个位虽然只有0~9十个状态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活的4位2进制计数器，这里选用74LS191。
再将74LS74与74LS191通过控制门和反馈控制线进行级联，组成“12翻1”的小时计数器。
（4）译码显示电路译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴发光二极管数码显示器BS201/202，则译码驱动器应选配74LS48。
（5）校时电路当数字钟接通电源或者计时出现误差时，均需要校正时间，校时是数字钟应具备的基本功能。
一般电子手表都具有时、分、秒等校时功能。
为使电路简单，本课题只进行分和小时的校正。
对校时电路的要求是，在进行小时校正时不影响分和秒计数器的正常计数，同理，进行分校正时不影响秒计数器的正常计数。
校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是，通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲计数，当计到需要校正的时间时，再使计数器转入正常计数。
“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。
由此可见，两种校时方式的电路应基本相同，不同的是校时脉冲的产生与控制方式有所区别。
图S1-5 校时电路表S1-1 校时开关的功能图S1-5所示电路为校“时”、校“分”电路。
其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，它们的控制功能如表S1-1所示。
其中校时脉冲如果直接采用如图S1-4所示的分频器的10Hz的输出脉冲，当S1或S2分别为“1”时可进行“快校时”。
如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。
需要注意的是，图S1-5所示的校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，必要时还应将其改为去抖动开关电路。
（6）主体电路的装调①根据图S1-1所示的数字钟系统组成框图按照信号的流向分级安装，逐级进行级联，这里的每一级是指组成数字钟的各功能电路。
②根据数字电路安装与调试基本方法，测试主体电路的逻辑功能。
级联时，如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑功能不正常时，可以通过增加逻辑门进行延时或反相。
如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。
③画数字钟的主体逻辑电路图经过联调并纠正方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。
最后画出满足设计要求的总体逻辑电路图。
如果因实验器材有限，其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2只数码显示器。
74ls00管脚图五、组装及调试过程1、555振荡器的功能测试与调节555振荡器工作的正常与否决定了本次设计的成败，它是第一道坎，也是最关键的一步。
根据555工作原理，设计出能够产生多谐振荡频率的逻辑电路图，并根据电路图连线。
用频率计测试输出频率，并通过调节电位器可以得到1000Hz的输出频率。
2、时钟秒位电路的测试与调节我们知道74LS90芯片是十进制的计数器，而74LS92芯片是二-六-十混合进制计数器。
时钟的秒刚好是六十进制，通过2片芯片的共同使用，振荡器产生的频率分频后作为90的输入脉冲，90的进位输出作为92的输入脉冲显然就以实现这一功能。
连线时，务必认清各芯片的引脚，否则将前功尽弃。
3、时钟分位电路的测试与调节时钟的分位和秒位测试完全相同，只需将秒十位的进位输出作为分个位的输入信号即可实现。
4、时钟十位电路的测试与调节时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒。
也就是说时位的个位应取十进制，而再来3个信号后时位应变为00。
这里时位的个位用191计数器计数，十位采用74LS74芯片。
最终完成了时钟时位的计数功能。
六、参考文献（各芯片功能）74ls191引脚图 74ls90引脚图74ls74引脚图CD4511引脚图七、实验总结及心得在这里首先感谢老师的悉心指导、教诲、督促和帮助，让我能够在两天时间内完成多功能数字钟这个课程设计。
之前通过对《数字电子技术基础》课程的学习，我已经初步掌握了数字电子技术的基本概念、结构化程序设计的基本方法，但实际动手、设计电路和电路调试的能力还远远不足。
回顾起此次课程设计，至今我们仍感慨良多。
的确，自从拿到题目到完成整个数字钟的功能，从理论到实践，可以学到很多很多的东西，我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计，但通过这次课程设计我了解了课程设计的一般步骤，和设计中应注意的问题。
这次实验中我最主要的难题就是校时和校分，对校时电路的要求是，在进行小时校正时不影响分和秒计数器的正常计数，同理，进行分校正时不影响秒计数器的正常计数，对于这个电路所用的与非门较为复杂，稍有失误就会导致接线错误而无法出现想要的实验效果。
通过询问老师得知需要用到三片74ls00芯片10个与非门才能实现数字钟的校时和校分，最后在多次接线和调试后终于完成了一个完整的数字钟。
也许在今后的学习中还会碰到更加难的课程要求或是实际问题，但只要不畏惧它，就总会有解决的方法的。
当然在平时我也要不断地提升自己的能力，多做多练，这样如果以后再碰到难题就会更加的得心应手。
最后，再次感谢老师的教导，使我的知识海洋又扩大了一块，谢谢。