集成电路三维封装 带凸点圆片划片工艺过程和评价要求 编制说明
圆片级封装的凸点制作技术_张彩云
圆片级封装的凸点制作技术张彩云1,任成平2(1.中国电子科技集团公司第二研究所,山西 太原 030024;2.太原职业技术学院,山西 太原 030021)摘要:圆片级封装是一种先进的电子封装技术,近年来,圆片级封装技术的发展速度很快,主要应用于系统级芯片、光电器件和ME M S等。
凸点制作是圆片级封装工艺的关键工序,目前凸点制作工艺方法有多种,重点介绍常用的电镀法、植球法和蒸发沉积法凸点工艺,分别介绍这三种凸点制作技术的工艺流程、关键技术。
关键词:圆片级封装;凸点制作;电镀法;植球中图分类号:TN305 文献标识码:A 文章编号:1001-3474(2006)03-0159-04W afer Bu mp i n g Tec hnology forWLPZHANG Cai-yun1,REN Cheng-pi n g2(1.CETC N o.2R esearch Institute,Taiyuan 030024,China;2.Ta i y uan V ocation Technology College,Ta i y uan 030021,Chi n a)Abst ract:W LP is an advanced techno logy in t h e e l e ctronic packag ing.O ve r t h e last few years,W LP has deve loped rapidly.It is applied in SOC,FPA and ME M S so on.W a fer bum ping is a key w or k i n g pr o-cedur e ofW LP.No w the r e are various w afe r bump i n g pr ocess.Intr oduce e l e ctropla ting of bump,so l d er sphere p lace m ent,and evaporation indiu m pr ocesses t h at t h ey a r e current technique of w afer bum ping,in-cluding p r ocess procedu r e and key techno logy.K ey w ords:W LP;W afer bum ping;E lectr opla ting of bump;So lder sphere place m entDocu m ent Code:A A rticle ID:1001-3474(2006)03-0159-04 圆片级封装(W LP)是一种先进的电子封装技术,它的芯片互连与测试都是在晶圆片上完成,之后再切片进行倒装芯片组装。
集成电路封装技术-封装工艺流程介绍
第二章 封装工艺流程
TAB技术较之常用的引线工艺的优点：
（1）对高速电路来说，常规的引线使用圆形导线，而且引线 较长，往往引线中高频电流的趋肤效应使电感增加，造成信号 传递延迟和畸变，这是十分不利的。TAB技术采用矩形截面的 引线，因而电感小，这是它的优点。
（2）传统引线工艺要求键合面积4mil2，而TAB工艺的内引线 键合面积仅为2mil2这样就可以增加I/O密度，适应超级计算机 与微处理器的更新换代。
集成电路封装技术
第二章 封装工艺流程
2.1.1 为什么要学习封装工艺流程
熟悉封装工艺流程是认识封装技术的前提，是 进行封装设计、制造和优化的基础。
芯片封装和芯片制造不在同一工厂完成 它们可能在同一工厂不同的生产区、或不同的地区，甚
至在不同的国家。许多工厂将生产好的芯片送到几千公里以 外的地方去做封装。芯片一般在做成集成电路的硅片上进行 测试。在测试中，先将有缺陷的芯片打上记号（打一个黑色 墨点），然后在自动拾片机上分辨出合格的芯片。
在芯片粘贴时，用盖印、丝网印刷、点胶 等方法将胶涂布于基板的芯片座中，再将芯片 置放在玻璃胶之上，将基板加温到玻璃熔融温 度以上即可完成粘贴。由于完成粘贴的温度要 比导电胶高得多，所以它只适用于陶瓷封装中。 在降温时要控制降温速度，否则会造成应力破 坏，影响可靠度。
第二章 封装工艺流程
2.4 芯片互连 芯片互连是将芯片焊区与电子封装外壳的I/O引线
第二章 封装工艺流程
2.4.1 打线键合技术介绍 （1）超声波键合
优点： 键合点尺寸小，回
绕高度低，适合于键合 点间距小、密度高的芯 片连接。
缺点： 所有的连线必须沿
回绕方向排列（这不可 能），因此在连线过程 中要不断改变芯片与封 装基板的位置再进行第2 根引线的键合。从而限 制了打线速度。
集成电路封装制程知识
集成电路封装制程知识
集成电路的制造包括芯片制造、芯片封装、测试三个制程。
目前本公司只进行芯片封装和测试两个制程，封装的制程如下：
1.划片
这道工序是将晶圆贴在蓝膜上，并将晶圆切割成芯粒。
2.粘片
这道工序是为了使芯片和框架之间形成一个良好的欧姆接触。
3.压焊
这道工序是为了将粘片完成后的芯片，使其芯片内引线和框架外引线用金丝键合在一起，从而使内外引脚连接起来。
4.塑封
这道工序是为了将压焊完成后的芯片进行包装，确保芯片和外界保持清洁、无干扰。
5.打印
这道工序是为了将塑封好的产品进行打印标识，使人明白这电路的型号和规格。
6.冲溢料
这道工序是为了除去管脚之间的塑封溢料及连筋，使电路更美观整洁。
7.喷砂
这道工序是为了将产品表面的油渣、生刺和溢料去除，以达到电镀的技术要求。
8.电镀
这道工序是将产品的引脚表面镀上一层纯锡，以提高其抗氧化性并增加其导电性。
9.冲切
这道工序是电镀好的产品冲切成单个的成形品。
10.测试
这道工序是测试产品的电性参数，将合格品和不合格品分开，防止电性不良产品出货。
其它还有：外检、编带、包装等辅助工序。
集成电路TSV三维封装可靠性试验方法 编制说明
国家标准《集成电路硅通孔（TSV）三维封装可靠性试验方法》(征求意见稿)编制说明1工作简况1.1任务来源本项目是2018年国家标准委下达的军民通用化工程标准项目中的一项，本国家标准的制定任务已列入2018年国家标准制修订项目，项目名称为《集成电路硅通孔（TSV）三维封装可靠性试验方法》，项目编号为：20182284-T-339。
本标准由中国电子技术标准化研究院负责组织制定，标准归口单位为全国半导体器件标准化技术委员会集成电路分技术委员会（TC78/SC2）。
1.2起草单位简介中国电子技术标准化研究院是工业和信息化部直属事业单位，专业从事工业和电子信息技术领域标准化科研工作。
中国电子技术标准化研究院紧紧围绕部中心工作，立足标准化工作核心，研究工业和电子信息技术领域标准化发展战略，提出相关规划和政策建议；组织建立和完善电子信息、软件服务等领域技术标准体系，开展共性、基础性标准的研究制定和应用推广；承担电子产品的试验检测、质量控制和技术评价、质量监督检查和质量争议鉴定等工作；负责电子工业最高计量标准的建立、维护和量值传递工作；开展管理体系认证、产品认证、评估服务等相关活动；建立和维护标准信息资源，开展标准信息服务、技术咨询评估和培训活动。
1.3主要工作过程接到编制任务，项目牵头单位中国电子技术标准化研究院成立了标准编制组，中科院微电子研究所、华进半导体封装先导技术研发中心有限公司、中国电子科技集团公司第十三研究所等相关单位参与标准编制工作。
编制组落实了各单位职责，并制定编制计划。
编制组查找了国际、国内三维集成电路封装相关标准，认真研究了现行集成电路标准体系和相关标准技术内容，在此基础上形成了标准草案。
2标准编制原则和确定主要内容的论据及解决的主要问题2.1本标准制定原则本标准遵循“科学性、实用性、统一性、规范性”的原则进行编制，依据GB/T 1.1-2009规则起草，确立了本标准的范围、规范性引用文件、术语和定义。
集成电路封装测试厂设计中工艺设计
集成电路封装测试厂设计中工艺设计一、一般规定1、生产环境宜符合表3.1.1的要求。
表3.1.1 生产环境需求表2、生产过程所使用纯水的电阻率应符合下列规定：（1）用于硅片清洗的纯水电阻率不宜低于15MΩ·cm；（2）用于硅片划片的纯水电阻率宜在0.5MΩ·cm～1MΩ·cm范围内；（3）用于电镀工艺的纯水电阻率不宜低于2MΩ·cm。
3、生产过程所使用气体的品质应符合下列规定：（1）用于通孔、凸块工序的气体纯度不宜低于99.9999％、露点不宜低于—60℃；（2）用于中测、磨片、划片、粘片、焊线、塑封等工序的气体纯度宜在99.99％～99.9999％范围内、露点宜在—40℃～—60℃范围内。
二、技术设备1、工艺技术应根据芯片互联及封装的类型确定，并应具有扩展的灵活性。
2、工艺设计应明确技术设备的各种工艺条件，做到投资省、运行费用低。
3、生产设备的选择应符合下列规定：（1）设备选择应根据产品类型及产能要求确定各工序设备数量；（2）生产设备自动化程度应适应产能的要求；（3）生产设备应适应连续运行的要求。
三、工艺布局1、工艺布局应符合下列规定：（1）生产设备应按照工艺流程顺序布置，避免交叉；（2）辅助设施应靠近生产区；（3）物流人流应分开设置。
2、生产区应设置单独的设备和物料出入口，并应配置相应的物料净化设施。
3、生产区净高应根据生产设备及安装确定。
4、生产区内宜设置原材料、成品及设备备品备件暂存区域。
5、生产区应设置单独人员出入口，人员进入7级以上净化区应经过风淋系统。
6、生产区操作人员走道宽度应根据设备操作、人员通行及材料搬运需要确定。
7、生产洁净区宜设置参观走道。
集成电路三维封装 带凸点圆片划片工艺过程和评价要求 编制说明
国家标准《集成电路三维封装带凸点圆片划片工艺过程和评价要求》(征求意见稿)编制说明1工作简况1.1任务来源本项目是2018年国家标准委下达的军民通用化工程标准项目中的一项，本国家标准的制定任务已列入2018年国家标准制修订项目，项目名称为《集成电路三维封装带凸点圆片划片工艺过程和评价要求》，项目编号为：20182284-T-339。
本标准由中国电子科技集团公司第五十八研究所负责组织制定，标准归口单位为全国半导体器件标准化技术委员会集成电路分技术委员会（TC78/SC2）。
1.2起草单位简介中国电子科技集团公司第五十八研究所为我国超大规模集成电路制造的骨干研制单位，长期从事军用超大规模集成电路（特别是军用ASIC、CPU、DSP等）的科研开发与批量生产，拥有产品设计、掩模制造、芯片制造、封装、测试及可靠性检验等较为完整的军用集成电路产业链。
1.3主要工作过程接到编制任务，项目牵头单位中国电子科技集团公司第五十八研究所成立了标准编制组，中科院微电子研究所、华进半导体封装先导技术研发中心有限公司、中国电子科技集团公司第十三研究所等相关单位参与标准编制工作。
编制组落实了各单位职责，并制定编制计划。
编制组查找了国际、国内三维集成电路封装相关标准，认真研究了现行集成电路标准体系和相关标准技术内容，在此基础上形成了标准草案。
2标准编制原则和确定主要内容的论据及解决的主要问题2.1本标准制定原则本标准遵循“科学性、实用性、统一性、规范性”的原则进行编制，依据GB/T 1.1-2009规则起草，确立了本标准的范围、规范性引用文件、术语和定义。
2.2标准的主要内容与依据2.2.1本标准的定位本标准是三维（3D）集成电路（IC）封装系列标准中的一项，规定了带凸点圆片划片工艺过程中的一般要求和所使用的原材料、设备、工艺流程、关键工艺要求及评价要求，适用于12英寸及以下尺寸集成电路三维封装带凸点圆片的划片工艺。
2.2.2关于引用文件GB/T 25915.1-2010 洁净室及相关受控环境第1部分：空气洁净度等级GJB 548B-2005 微电子器件试验方法和程序GJB 3007 防静电工作区技术要求GB/T XXXX-20XX 集成电路三维封装术语和定义（报批稿）。
圆片级封装的凸点制作综述
植球法制作的焊料凸点
焊料凸点植球工艺流程
助焊剂印刷
助焊剂印刷与焊膏印刷工艺相同 , 印刷模板 可采用普通模板制造技术 , 如刻蚀 、 激光 切割 、 电铸等方法 。 印刷速度不宜太快 , 刮刀速度和压力是此印刷机的关键工艺参 数。
植球
植球是当第二台印刷机装载上印有助焊剂 的晶圆片时 ,先使晶圆片与模板对中 ,然后植 球头通过模板上方 ,在每一个模板开孔中放 置一个焊球 ,施加倾斜压力 ,确保每个焊球都 附着在阻焊剂上并良好接触 ,有助于减少连 续处理中焊球的移动 。植球头执行一次或 多次这种操作 , 确保所有的开孔中都填充上 焊球 。
圆片级封装的凸点制作技术
1 金凸点电镀工艺
2 共晶焊料凸点植球工艺
3 铟凸点蒸发沉积工艺
4
发展
凸点制作重要性
圆片级封装 是一种 先进的电子封装技术 ,它的芯片互连与测 试都是在晶圆片上完 成 ,之后再切片进行 倒装芯片组装 。圆 片级封装充分利用现 有集成电路前工序即 硅器件工艺设备和工 艺加工技术 ,把原来 后工序的封装问题采 用前工序的加工技术 来解决 ,可使半导体 器件制造商以较低的 成本制作出封装更小 、 功能更强的器件 和电路 。
共晶焊料凸点植球工艺
焊料凸点植球工艺是一种较实用的工艺技 术 ,可应用于常规厚度 680 μ m 的 20 c m 或 15 c m 晶圆上的凸点制作 ,凸点可为含铅和 无铅焊球 ,焊球直径300 μ m ～250 μ m、 间 距 500 μ m ～400 μ m , 凸点个数可超过 110 000 个 , 工艺简单 、 成本较低 、 焊料凸点 的一致性好 。该工艺主要使用的工艺设备 有两台在线印刷机 、 回流炉等，其中助焊 剂印刷 、 植球和回流焊为主要关键技术 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
国家标准《集成电路三维封装带凸点圆片划片工艺过程和评价要求》(征求意见稿)编制说明1工作简况
1.1任务来源
本项目是2018年国家标准委下达的军民通用化工程标准项目中的一项，本国家标准的制定任务已列入2018年国家标准制修订项目，项目名称为《集成电路三维封装带凸点圆片划片工艺过程和评价要求》，项目编号为：20182284-T-339。
本标准由中国电子科技集团公司第五十八研究所负责组织制定，标准归口单位为全国半导体器件标准化技术委员会集成电路分技术委员会（TC78/SC2）。
1.2起草单位简介
中国电子科技集团公司第五十八研究所为我国超大规模集成电路制造的骨干研制单位，长期从事军用超大规模集成电路（特别是军用ASIC、CPU、DSP等）的科研开发与批量生产，拥有产品设计、掩模制造、芯片制造、封装、测试及可靠性检验等较为完整的军用集成电路产业链。
1.3主要工作过程
接到编制任务，项目牵头单位中国电子科技集团公司第五十八研究所成立了标准编制组，中科院微电子研究所、华进半导体封装先导技术研发中心有限公司、中国电子科技集团公司第十三研究所等相关单位参与标准编制工作。
编制组落实了各单位职责，并制定编制计划。
编制组查找了国际、国内三维集成电路封装相关标准，认真研究了现行集成电路标准体系和相关标准技术内容，在此基础上形成了标准草案。
2标准编制原则和确定主要内容的论据及解决的主要问题
2.1本标准制定原则
本标准遵循“科学性、实用性、统一性、规范性”的原则进行编制，依据GB/T 1.1-2009规则起草，确立了本标准的范围、规范性引用文件、术语和定义。
2.2标准的主要内容与依据
2.2.1本标准的定位
本标准是三维（3D）集成电路（IC）封装系列标准中的一项，规定了带凸点圆片划片工艺过程中的一般要求和所使用的原材料、设备、工艺流程、关键工艺要求及评价要求，适用于12英寸及以下尺寸集成电路三维封装带凸点圆片的划片工艺。
2.2.2关于引用文件
GB/T 25915.1-2010 洁净室及相关受控环境第1部分：空气洁净度等级
GJB 548B-2005 微电子器件试验方法和程序
GJB 3007 防静电工作区技术要求
GB/T XXXX-20XX 集成电路三维封装术语和定义（报批稿）。
2.2.3术语和定义
在GB/T XXXX-20XX 集成电路三维封装术语和定义（报批稿）基础上，增加了本标准需要使用的术语定义：带凸点圆片、烘片等。
2.2.4 带凸点圆片划片工艺
目前在国内，集成电路三维封装相关的圆片划片工艺标准中未包含带凸点圆片的划片要求，随着电路引出端数量增加，常规引线键合芯片已无法满足要求，带凸点芯片是解决该问题的关键，因此带凸点圆片划片工艺的相关标准的缺失，一定程度上影响了集成电路三维封装的发展。
本标准的编制将形成统一的集成电路三维封装带凸点圆片工艺规定，合理有效的指导工艺，提高行业整体工艺成品率。
在制定过程中，联合封装行业的相关单位，开展研讨和试验验证，进行互相学习及技术交流，带动行业的发展，带来更广泛的社会效益。
带凸点圆片划片工艺步骤如下图1：
图1 带凸点圆片划片工艺步骤
本标准第5章对带凸点圆片划片工艺进行了详细说明，并在第6章对划片工艺中各工步的评价要点做出明确要求。
2.2.5 附录A
给出了带凸点圆片划片工艺记录表格式。
3主要试验（或验证）情况分析
近年来我所已制定了集成电路三维封装的工艺规范，形成了完善的企业标准，多项重点项目、工程、产品的工艺实现均采用该企业工艺规范，产品通过考核和鉴定，证明本企业规范中涉及的工艺技术标准能够满足产品生产要求，工艺方法有效。
《集成三维封装带凸点圆片划片工艺过程和评价要求》是在该企业标准基础上，进行的修改和补充完善。
在项目实施过程中，通过对以往划片的质量情况进行分析，发现刀片选型、主轴转速和划切速度等划片工艺参数对对划片崩边及微裂纹有重要影响，而对不同硅圆片厚度所对应的主轴转速和划片速度及选用刀片组合具有重要影响。
因此针对刀片选型、主轴转速和划切速度等划片工艺参数对划片崩边及微裂纹有重要影响，和主轴转速和划片速度及选用刀片组合对圆片厚度的影响，试验验证选取配套圆片以及废硅片进行，选取多种划片目标厚度进行划片工艺验证评估，试验验证的情况和结果如下所示。
（1）不同刀片选型、主轴转速和划切速度等划片工艺参数对划片崩边及微裂纹影响验证试验：
由于划片刀的颗粒度对于划片的崩边及微裂纹具有直接影响，因此，将针对不同刀片型号、划片速度、主轴转速对应的崩边及微裂纹影响开展验证试验，确定对划片质量的具体影响。
避免由于刀片型号、划片速度、主轴转速等因素造成的崩边和裂纹，典型异常如下图所示。
图2 芯片崩边
试验数据：
（a）刀片金刚石颗粒集中度对划片质量影响趋势图
（b）刀片金刚石颗粒尺寸对划片质量影响趋势图
（c）划片速度对划片质量的影响趋势图
（d）主轴转速对划片质量的影响趋势图
图3 划片工艺参数对划片质量影响
试验结论：
通过上述试验，明确了不同刀片、不同划片速度、不同主轴转速等对划片崩边的影响。
从试验数据可以看出刀片金刚石颗粒集中度越高，芯片背面崩边越小，正面崩边越大；划片速度越快，芯片背面崩边和正面崩边越大；主轴转速越快，芯片背面崩边和正面崩边先减小后增大。
验证达到了预期目的。
该验证试验结果在标准5.2.3和5.7中有具体应用。
（2）不同主轴转速和划片速度及选用刀片组合对不同厚度硅圆片划片质量影响
由于不同主轴转速和划片速度及选用刀片组合对划片质量具有直接影响，因此，将针对不同刀片型号、划片速度、主轴转速对圆片划片厚度影响开展验证试验，确定对划片质量的具体影响。
主轴转速和划片速度及选用刀片组合造成的典型异常如下图所示：
图4 芯片微裂纹
试验数据：
（a）刀片金刚石颗粒度与划片厚度对应图
（b）主轴转速与划片厚度对应图
（c）划片速度与划片厚度对应图
图5 划片工艺参数对划片厚度影响
试验结论：
通过上述试验，明确了不同刀片、不同划片速度、不同主轴转速等与圆片厚度的对应关系。
刀片金刚石颗粒度越大，划切圆片厚度越大；主轴转速越快，划切的圆片厚度越薄；划片速度越快，划切的圆片越薄。
验证达到了预期目的。
该验证试验结果在标准5.2.3和5.7中有具体应用。
4知识产权说明
无。
5采用国际标准和国外先进标准情况
6无。
7与现行相关法律、法规、规章及相关标准的协调性
本标准不违反现行的法律、法规和规章。
与GB/T 25915.1-2010 洁净室及相关受控环境第1部分：空气洁净度等级、GJB 548B-2005 微电子器件试验方法和程序、GJB 3007 防静电工作区技术要求以及GB/TXXXX-20XX 集成电路三维封装术语和定义（报批稿）协调一致，本标准是三维集成电路封装系列标准的一项，可以健全现有集成电路标准体系。
8重大分歧意见的处理经过和依据
无。
9标准性质的建议
本国家标准属于基础性标准，建议本标准草案通过审查后作为推荐性国家标准发布。
10贯彻标准的要求和措施建议
无。
11替代或废止现行相关标准的建议
无。
12其他应予说明的事项
无。