数字电路第五章习题答案
《数字电子技术基础》第五章习题(阎石主编,第四版)
页眉内容[题5.1] 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
答案：11322131233;J K Q J K Q J Q Q K Q⎧==⎪==⎨⎪==⎩3Q =电路能自启动。
状态转换图如图A5.1。
[题5.7] 在图P5.7电路中，若两个移位寄存器中的原始数据分别为A 3 A 2 A 1 A 0＝1001，B 3 B 2 B 1 B 0＝0011，试问经过4个CP 信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？答案：经过四个时钟信号作用以后，两个寄存器里的数据分别为：A 3 A 2 A 1 A 0＝1100，B 3B 2 B 1 B 0＝0000。
这是一个四位串行加法计数器。
[题5.8] 分析图P5.8的计数器电路，说明这是多少进制的计数器。
十进制计数器74160的功能表见表5.3.4。
答案：图P5.8电路为七进制计数器。
[题5.9] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。
十六进制计数器74LS161的功能表见表5.3.4。
答案：电路的状态转换图如图A5.9。
这是一个十进制计数器。
[题5.10] 试用4位同步二进制计数器74LS161接成十二进制计数器，标出输入、输出端。
可以附加必要的门电路。
74LS161的功能表见表5.3.4。
答案：见图A5.10[题5.11] 试分析图P5.11的计数器在M＝1和M＝0时各为几进制。
74160的功能表见表5.3.4。
答案：M＝1时为六进制计数器，M＝0时为八进制计数器。
[题5.16] 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。
74160的功能表见表5.3.4。
答案：第（1）片74160接成十进制计数器，第（1）片74160接成三进制计数器。
第（1）片到第（2）片之间为十进制，两片串接组成三十进制计数器。
数电第五章习题答案 .doc
自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？解答：从功能上看，时序电路任何时刻的稳态输出不仅和该时刻的输入相关，而且还决定于该时刻电路的状态，从电路结构上讲，时序电路一定含有记忆和表示电路状态的存储器。
而组合电路任何时刻的稳态输出只决定于该时刻各个输入信号的取值，由常用门电路组成则是其电路结构的特点。
在同步时序电路中，各个触发器的时钟信号是相同的，都是输入CP 脉冲，异步时序电路则不同，其中有的触发器的时钟信号是输入cp 脉冲，有的则是其他触发器的输出，前者触发器的状态更新时同步的，后者触发器状态更新有先有后，是异步的。
5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。
图T5.2解:（1）写方程式 驱动方程 nQ K J 200==n Q K J 011==n n Q Q J 012=， n Q K 22=输出方程：nQ Y 2= （2） 求状态方程nn n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 02020202000010+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01011010111111+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01222201222212=+=+=+（3）画状态图和时序图 状态图如下图所示：101时序图如下图所示：CP Q 0Q 1Q 25.3 试用边沿JK 触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。
解：（1）状态图如下图：（2）求状态方程、输出方程CQ Q Q n n n /101112+++的卡诺图如下图所示：输出方程为nn Q Q C 12=状态方程：n n n n n Q Q Q Q Q 120112+=+ n n n n n n Q Q Q Q Q Q 0120111+=+ n n n n n Q Q Q Q Q 120110+=+驱动方程：n n n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 0122120121220112)(++=++=+n n n n n n Q Q Q Q Q Q 1021011+=+n n n n n Q Q Q Q Q 0012101)(++=+与JK 触发器的特性方程 比较，可以得到驱动方程 n n Q Q J 012= 、 n Q K 12=n Q J 01= 、n n Q Q K 021=n n n n Q Q Q Q J 12120=+= 10=K（4） 无效状态转换情况 111/1000 能自启动（5） 逻辑图如下图所示：5.4 画出用时钟脉冲上升沿触发的边沿D 触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。
数字电路王秀敏第五章课后习题答案
110001111001BC A111100110001111001BCA111100[题5.1] 分析如图所示组合电路，写出输出Y 的逻辑函数式，列出真值表，说明逻辑功能。
解：该电路是由３线－８线译码器74138LS 和一个与门构成的。
使能端3211,0S S S ===时，译码器处于译码状态。
070707Y Y Y m m m m AB AC BC =⋅=⋅=+=++或Y AC BC AB =++该电路是一个不一致电路，即当,,A B C 相同时，Y为０；,,A B C 不同时，Y 为１。
[题5.2] 分析如图电路的逻辑功能。
其中0123,,,S S S S 为控制输入端（或称使能端），写出输出的逻辑函数式，列出真值表，说明Y 与A ，B 的逻辑关系。
Y真值表23AB Y解：0123Y ABS ABS BS BS A =+⊕++[题5.5]试用与非门设计一个水坝水位控制器。
如图为水坝水位示意图。
A,B 为两个电极，当电极被水浸没时，会有输出信号。
如果水面在A 以下为正常状态，绿灯亮；水面在A 、B 间为异常状态，黄灯亮；水面在B 以上为危险状态，红灯亮。
解：（１）列真值表。
根据题意，该控制器有两个输入A,B ；三个输出,,G Y R ，G 代表绿灯，Y 代表黄灯，R代表红灯。
输入变量：水在电极之上，用１表示，水在电极之下，用０表示。
输出变量：１表示灯亮，０表示灯灭。
列出真制表。
（２）化简 G A = Y AB = R B =（3）逻辑图真值表B A B + 1 1 A BA BC00011110011010101A BC 00011110010111100[题5.8] 某学校有三个实验室，每个实验室各需2kW 电力。
这三个实验室由两台发电机组供电，一台是2kW ，另一台是4kW 。
三个实验室有时可能不同时工作，试设计一逻辑 电路，使资源合理分配。
解：（1）列真值表设输入变量为A 、B 、C 表示三个实验室，工作为1，不工作为0；设输出变量为1Y 、2Y ，分别表示2kW ，4kW 的发电机，启动为1，不启动为0。
《数电》教材习题答案 第5章习题答案
思考题与习题5-1 在如图5-1所示的四位移位寄存器中，假定开始时Q3Q2Q1Q0为1101状态。
若串行输入序列101101与CP脉冲同步地加在D SR串行输入端时，请对应画出各触发器Q 3Q2Q1Q端的输出波形。
图T5-15-2 图T5-2电路中各触发器的初始状态均为0，请对应输入CP和IN的波形，画各触发器Q端的输出波形。
图T5-25-3 试用两片74LS194电路构成一个八位移位寄存器，并画出逻辑电路图。
5-4 请用上升沿触发的D触发器构成一个异步三位二进制加法计数器。
并对应CP画出Q1、Q2、Q3的波形。
图T5-45-5 请用JK 触发器构成一个脉冲反馈式异步六进制加法计数器，并画出对应于CP 脉冲的工作波形。
图T5-5用三位JK 触发器构成八进制计数器，然后在状态110时利用与非门反馈至清零端构成六进制计数器，图略。
5-6请分析如图T5-6所示的阻塞反馈式异步计数器电路的逻辑功能，指出该计数器为几进制，并画出计数状态转换图。
图T5-6解：（1）驱动方程：J I =3Q ,K 1=1; J 2=1,K 2=1;J 3=nQ n Q 21,K 3=1;代入得状态方程: （CP 脉冲下降沿时刻）（Q 1下降沿时刻） （CP 脉冲下降沿时刻）列出状态转换图（略）分析得出该计数器为5进制计数器，状态从000-100，其它的三个状态下一状态均为000，因此该电路是异步五进制计数器，具有自启动功能。
5-7 分析图T5-7同步计数器电路的逻辑功能。
图T5-7nn n n n Q K ,Q J Q K ,Q J Q K ,J 232312323111====== n Q n Q Q n 1311=+n Q Q n 221=+n Q n Q n Q Q n 31231=+nn n nn n nn n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 23232132123123113111=⋅+⋅=⋅+⋅=+=⋅+=+++n n n Q Q Q 123 111213+++n n n Q Q Q0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 1 1 1 1 0 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1因为该计数器设计了清零端，因此可实现从000开始进入循环圈的2进制计数器的功能，但我们也发现，它也可以实现三进制。
数字电子技术第5章习题解答
第5个CLK的下降沿产生后，触发器的状态随主触发器的状态而改变，即1状态。据此，可画出波形图如图5-12所示。
5-10带异步输入的脉冲触发的SR触发器中，各输入端的信号波形如图5-13所示，试画出Q、Q'端对应的波形。异步输入信号SD=0。
（3）第3个高电平期间，S=1，R=0，Q=1，Q’=0。
（4）第4个高电平期间，S=1，R=1，输出为11态，随后，S=0，R=1，Q=0，Q’=1。
（5）第5个高电平期间，S=0，R=0，输出保持；随后，S=1，R=0，Q=1，Q’=0；接着，S=0，R=0，输出保持；最后，S=0，R=1，Q=0，Q’=1。
图5-6
5-7已知电平触发的D触发器，若CLK、D的电压波形如图5-7所示，试画出Q和Q’端对应的电压波形。设触发器的初始状态为Q=0。
解：触发器为下降沿触发，标出每个时钟信号的下降沿。触发器初始状态为0。
（1）第1个下降沿，D=1，Q=1，Q’=0。
（2）第2个下降沿，D=0，Q=0，Q’=1。
（3）第3个下降沿，D=1，Q=1，Q’=0。
5-3.试问电平触发方式的触发器能构成具有翻转功能的触发器吗？为什么？
解：不能。电平触发方式的触发器，在整个电平有效期间内，均可以接收信号建立状态，因此，若构成具有翻转功能的触发器，将会在整个电平有效期间内不断地接收信号实现翻转，会出现空翻现象。
5-4.已知基本RS触发器电路中，输入信号端RD’和SD’的电压波形如图5-1所示，试画出图示电路的输出端Q和Q’端的电压波形。
第五章 数字电路基础试题及答案
第五章 数字电路基础一、填空题：1.（7-4易）______AB AB +=。
2.（7-4易）_____A AB +=。
3.（7-4中）______A AB +=。
4.（7-4难）___________AB AC BC ++=。
5.（7-2易）逻辑代数有 、 和逻辑非三种基本运算。
6.（7-4易）1____A ⊕=。
7.（7-4易）A ⊙1=__________。
8.（7-2易）如果输入与输出的关系是"有0出1，全1出0"，这是 逻辑运算。
"全0出0，有1出1"，这是 逻辑运算。
9.（7-2中）异或门的逻辑功能是 、 。
10.（7-1易） 晶体二极管具有____________特性，利用这一特性可作开关电路。
11.（7-1易）晶体二极管从导通到截止需要一段时间，称之为_______________。
12.（7-1易） 晶体三极管通过对其基极电位控制，可使其处于________状态或_______状态。
13.（7-1易） 晶体三极管的U BE _____ U th (填>,<,或=)时，其处于截止状态。
（U th 为三极管发射结导通电压）。
14.（7-1中） 在实验和实际中，可在三极管的基极电阻上并联一个______________来加速管子开启和关闭速度。
15.（7-3易） n 个变量有________个最小项。
16.（7-2易） 三态输出与非门的输出端有三种状态：______，______，______。
17.（7-3中） （127）10＝( )2=( )8=( )1618.（7-3中） （254.25）10＝（ ）2＝（ ）8＝ （ ）1619.（7-3难）（2.718）10＝（ ）2（小数点后保留4位）＝ （ ）8＝（ ）1620.（7-4难）AB A C BC ++=_______________。
21.（7-1易）逻辑变量的取值有种，即。
数字电子技术第五章习题答案
第五章同步时序电路习题答案： 5.1 解：n n Q X D Q ⊕==+1 n XQ Z =5.2 解：n XQ J 01= X K =1 X J =0 n XQ K 10=n n n n n n XQ XQ XQ Q XQQ 1011011+=+=+ n n n n n n XQ Q X Q XQ Q X Q 1001010+=+=+ n n Q XQ Z 10=5.3 解：n n n Q Q D Q 02010==+n n n n n n n Q Q Q Q Q Q D Q 010101111⊕=+==+ n n n n Q Q Q D Q 012212==+1/1 0/1 X 011 0/1 1/1 1/1 0/0n Q+n n Q Z初态为“1”nn Q Q 01X/ZX1+n Q 0+n Q ZX1+n Q 0+n Q Z “1”Q 212+n Q逻辑功能：可自启动的同步五进制加法计数器。
5.45.55.6 解：（1）当X 1X 2=“00”；初始状态为“00”时：112=+n Q 121==n Q J 1111==X J Kn n Q Q 111=+逻辑功能：电路实现2分频。
（2）当X 1X 2=“01”；初始状态为“00”时：n Q J 21= 1111==X J K n n n Q Q Q 1211=+n Q J 12= 1112==X Q K n n n n Q Q Q 1212=+ 逻辑功能： 电路实现3分频。
（3）当X 1X 2=“11”；初始状态为“00”时： n Q J 21= n Q X J K 2111==n n n n n n Q Q Q Q Q Q 2121211=+=+ n Q J 12= n n Q X Q K 1112== n n n n n n Q Q Q Q Q Q 1212112=+=+ 逻辑功能： 电路实现4分频。
Y 3 Y 2 Y 1 Y 0n n n Q Q Q J 1234= n Q K 14= n n Q Q J 143= n n Q Q K 123= n n n Q Q Q J 1342= n Q K 12= 111==K Jn n n n n n n Q Q Q Q Q Q Q 14123414+=+ n n n n n n n Q Q Q Q Q Q Q 31213413)(++=+ n n n n n n n Q Q Q Q Q Q Q 12123412)(++=+ 14+n QCP13+n Q 12+n Q 11+n QZn n Q Q 111=+n n n n Q Q Q Q Z 1234= 时序图：11+n Q12+n Q 11+n Q11+n Q12+n Q5.7 （1）（2）Q D 端输出是12分频，占空比是50%。
《数字电路与系统设计》第5章习题答案
5.11画出图P5.11电路Q端的波形。
设初态为“0”。
图P5.14 图P5.15 5.15 画出图P5.15电路中Q端的波形。
解：Q 端波形如图P5.15所示。
5.16 试作出图P5.16电路中Q A 、Q B 的波形。
解：Q 端波形如图P5.16所示。
R D CP CP ⊕Q 2
Q 1Q 2
A R D
B Q A
Q B
图P5.16 图P5.17
5.17 试作出图P5.17电路中Q 1、Q 2 的波形。
解：Q 端波形如图P5.17所示。
5.18 试作出图P5.18电路中Q 1和Q 2的波形（设Q 1和Q 2的初态均为“0”），并说明Q 1和
Q 2对于CP 2各为多少分频。
解：Q 端波形如图P5.18所示。
Q 1和Q 2对于CP 2都是4分频，即
图P5.18 图P5.19
5.19 已知电路如图P5.19，试作出Q 端的波形。
设Q 的初态为“0”。
解：Q 端波形如图P5.19所示。
5.20 已知输入u I 、输出u O 波形分别如图P5.20所示，试用两个D 触发器将该输入波形u I
转换成输出波形u O 。
解：实现电路如图P5.20所示。
图P5.20
?)
?,(2
22
1==CP Q CP Q f f f f CP 2CP 1Q 1Q 2
CP A Q
u I
u O。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章答案
5.5
Z
Q Q XQ Q X Q Q X Q Q X Q
Q X K Q X J Q Q Q X Q X Q XQ Q Q X Q XQ K Q X J n n =∙++∙=∙+∙=∴∙==∙++∙=+∙∙=∴==++2121212112
121221121221112121,,
下降沿触发
CP X Q1
Q2
5.6
3
211332132
11
21223
111131,1,,,1,Q Q Q Q K Q Q J Q Q Q Q K J Q Q Q K Q J n n n ∙=∴==⊕=∴==∙=∴==+++
000，100，010，011，111，000 5进制计数器 5.8
3
321132
212113111
231CP Q Q Q Q CP Q Q CP Q Q Q Q CP CP CP n n n ∙=∙=∙∙===+++
000，100，010，011，111，000 5进制 5.9
2
2121
1110021101
2100211CP Q Q CP Q Q CP Q Q Q Q Q CP Q Q Q Q CP n n n n ∙=∙=∙==→+=++++
能自启动的7进制计数器
5.10
1221120Q CP Q A D Q D AQ D =+===
A=0时Q2翻转，Q0不变，Q1不变 A=1时Q2=Q0=1，Q1不变 A 发生变化才会引起变化 5.11
74163是同步清零同步置数的思维二进制计数器 只有S0时Z 为0，所以012Q Q Q Z ++=
11210121010012X Q Q X Q Q Q X Q Q X Q Q Q LD +++= 0112122X Q X Q Q Q D ++= 11010121X Q X Q Q Q Q D ++= 00100120X Q X Q Q Q Q D ++= 03=D
按照表达式就可以画出电路图（略） 5.12
两个74161都连成0000，0001，0010，0011，0100，1000，1001，1010，1011，1100循环的10进制计数器，右边只有在左边为1100时才计一个数 100进制计数器 5.13
7490是异步清0，先连成10进制，当输出为0111清0。
不唯一，图略。
7490是异步置9，先连成10进制，当输出为0110置9。
不唯一，图略。
5.14
74161是异步清0当输出为0111清0。
不唯一，图略。
也可以用同步置数，如输出为0110置0，等等。
不唯一，图略。
5.15
7490是异步清0，先连成1个10进制做个位，Q D为5进制时钟输入。
5进制输出100时清0。
5.16
74161级联，高位QA低位QD与非同步置数00000001，图略
5.17
图中为整体同步置数，所以置数变化为11111111——X
M=100时，预置值10011100
M=200时，预置值00111000
M=152。
5.18
序列数为10，因而将74161接为10进制计数器。
计数器输出接多路器选择输入端。
对应输入位接相应的0和1。
5.19
SR，Q3——SR,Q3——SR，Q1
5.20
以74161低3位输出接多路器选择输入端。
对应输入位接相应的0和1。
5.21
03012303012313,Q K Q Q Q J Q Q Q Q Q Q Q n ==∴+=+
1031003203212020312,Q Q Q Q Q Q Q K Q Q J Q Q Q Q Q Q Q n =++==∴++=+
03003103021030120111,Q Q K Q Q J Q Q Q Q Q n =+=+=∴++=+
100010==∴=+K J Q Q n
根据表达式画图
5.23
图略
5.24
状态图：
0111XQ XQ Q n +=+
0110Q X XQ Q n +=+
01Q XQ Z =
5.25
1124≥，所以N=4
CP Q0Q1Q2Q3
所以，CP0=CP ，CP1=CP ，CP2=Q1，CP3=Q1。
03010D += 013011Q Q Q Q Q D += 232Q Q D = 23Q D =。