数字电路习题及参考答案2
10套数字电路复习题带完整答案
Made by 遇见 第一套一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ）a ．Y ＝Ab ．Y ＝Bc ．Y ＝A ＋Bd ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
《数字电路-分析与设计》第二章习题及解答 北京理工大学出版社
5. A ⊕ B = A ⊕ B = A ⊕ B ⊕1
证明： 左边=AB+AB 中间= AB+AB=(A+B)(A+B)=AB+AB=左边 右边= (AB+AB)1+(AB+AB)1= AB+AB=中间 或者：根据 1⊕A=A，右边=中间
F1=(A+B)(B+C)(C+A)=ABC+ABC F2=(A+B)(B+C)(C+A)=ABC+ABC=F1 所以 F1=F2
习题
2． F1 = ABC + A B C ， F2 = AB + BC + CA
由 1.知：F1=F2
3． F1 = C D + A B + BC ， F2 = ABC + AB D + BC D
= AB + AC + BC
F = ( A + B) ⋅ ( A + C) ⋅ (B + C) = ( A + AB + AC + BC) ⋅ (B + C) = AB + ABC + BC + AC + ABC + AC + BC = AB + AC + BC
2-12 证明下列等式。
1. A ⊕ 0 = A
9. A( A + B ) = A
证明：左边=A+AB=A=右边，得证。 用真值表法略。 2-10 用逻辑代数演算证明下列等式。
数字电路 第2章习题解答
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。 a、b两图常用于扩展输入 端。 能否用于扩展TTL电路？ 为什么？
F2 A B C D E
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
不能用于扩展TTL电路。 在a图中，当C、D、E中 有低电平输入时，分立元 件与门输入到TTL电路的 电平已大于其VILmax，在逻 辑上可能相当于1，这样 分立元件与门已实现不了 “与”功能了。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
不能用于扩展TTL电路。 在b图中，当C、D、E均 为低电平时，三个二极管 均截止，100kΩ电阻会使 TTL或非门输入相当于逻 辑1，因而，分立元件或 非门实现不了“或”运算 。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
错误。 ⒉A=0，无论B、C取何值，AB=AC=0 ，故运算
错误。 ⒊1+B=1，A=B=1时，AB=1，故运算正确。
填空
采用5V电压供电的 CMOS门的抗干扰噪 声容限比5V电压供电的TTL门的抗干扰 噪声容限要（ 宽 ）。
TTL门带同类门的负载能力比CMOS门带 同类门的负载能力要（ 弱 ）。
F(A,B,C,D) =∑m（3，5，6，7，10） 约束条件：∑d（0，1，2，4，8）= 0。
用公式法化简函数 F ABCD ABD ACD
回答下列各题
•门电路组成的电路如图所示，请写出F1、 F2的逻辑表达式，当输入如图所示信号波 形时，画出F1、F2端的波形。
A
&
1
C
EN
TTL
&
聊城大学《数字电路》期末复习题及参考答案
《数字电路》练习题及参考答案一、逻辑函数化简1.用卡诺图法将逻辑函数化简为最简与一一或表达式Y=ABC+ABD+CD'+AB C+A'CD'+ACDY=A+D2.用卡诺图法将逻辑函数化简为最简与一一或表达式Y=AB,+B,C+ΛD二、简答题1.时序逻辑电路在逻辑功能和电路结构上各有什么特点？答：逻辑功能上：任意时刻的输出不仅取决于这一时刻的输入，还与电路的历史状态有关。
电路结构上：①包含存储电路和组合电路；②存储器状态和输入变量共同决定输出。
3.简述触发器电路必须具备的两个基本特点。
答：1.有两个可以自行保持的状态；2.可以根据不同的输入置成。
或1状态三、设计题1.用4选1数字选择器(74HC153/2)产生逻辑函数：Z=AβC+A t C+BC(数据选择器输出方程为Y=D0(AAi)+D i(A i A0)+D2(A i A n)+D y(A i A ii))已知输出方程为：Y=(AA)Qo+(AA)S+(AA)Qf(AA)A将给定逻辑函数化为与输出方程对应的形式为：Y=Aβ,C+A BI+ABC+ABC另数据选择器输入接成：Al=A;Ao=8;D 0=D 2=C ,;D 1=1;D 3=C2 .用3线一8线译码器74HC138和门电路产生如下多输出逻辑函数。
Y 1=ACY 2=A ,B ,C+AffC ,+BCY i =B'C+ABCY i =AC=ΛffC+ΛBC=nι5+m 7=(m 5,m 7y=(Y 5,Y 7y<Y 2≈A ,B ,C+AffC ,+BC=A'B ,C+A;BC+AB ,C+ABC≈m i +m 3+fn i +m 7≈(m,,m 3,m 4'm ιy=(Y l 'Y i ,Y 4,Y 7y X=B'C+46C=A'B'C+A&C+ABC=，/+，%+%=(/'%6')'=(可匕工)画出电路为：则：Y=Z接电路为:3¾%J %41IΛβ与。
数字电路习题-第二章
第二章 逻辑门电路集成逻辑门电路是组成各种数字电路的基本单元。
通过本章的学习，要求读者了解集成逻辑门的基本结构，理解各种集成逻辑门电路的工作原理，掌握集成逻辑门的外部特性及主要参数，掌握不同逻辑门之间的接口电路，以便于正确使用逻辑门电路。
第一节 基本知识、重点与难点一、基本知识（一） TTL 与非门 1．结构特点TTL 与非门电路结构，由输入极、中间极和输出级三部分组成。
输入级采用多发射极晶体管，实现对输入信号的与的逻辑功能。
输出级采用推拉式输出结构（也称图腾柱结构），具有较强的负载能力。
2．TTL 与非门的电路特性及主要参数 （1）电压传输特性与非门电压传输特性是指TTL 与非门输出电压U O 与输入电压U I 之间的关系曲线，即U O=f （U I ）。
（2）输入特性当输入端为低电平U IL 时，与非门对信号源呈现灌电流负载，1ILbe1CC IL R U U U I −−−=称为输入低电平电流，通常I IL ＝-1～1.4mA 。
当输入端为高电平U IH 时，与非门对信号源呈现拉电流负载，通常I IH ≤50μA 称为输入高电平电流。
（3）输入负载特性实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况。
若U i ≤U OFF ，则电阻的接入相当于该输入端输入低电平，此时的电阻称为关门电阻，记为R OFF 。
若U i ≥U ON ，则电阻的接入相当于该输入端输入高电平，此时的电阻称为开门电阻，记为R ON 。
通常R OFF ≤0.7K Ω，R ON ≥2K Ω。
（4）输出特性反映与非门带载能力的一个重要参数--扇出系数N O 是指在灌电流（输出低电平）状态下驱动同类门的个数IL OLmax O /I I N =其中OLmax I 为最大允许灌电流，I IL 是一个负载门灌入本级的电流（≈1.4mA ）。
N O 越大，说明门的负载能力越强。
（5）传输延迟时间传输延迟时间表明与非门开关速度的重要参数。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
丁志杰《数字电路》课后习题解答
(2Байду номын сангаас 证明“自等律” A ⋅ 1 = A , A + 0 = A 。真值表如下： 真值表 A 0 1 F = A·1 0 1 A 0 1 真值表 F = A+0 0 1
习题
(3) 证明“互补律” A ⋅ A = 0 , A + A = 1 。真值表如下： 真值表 A 0 1 F = A·A 0 0 A 0 1 真值表 F = A+A 1 1
第一章
习题
第一章习题 1-1 例 1.2.12 中转换前后两个数的绝对值哪个大？为什么？ 答：转换前大。因为转换后舍去了后边的小数位。 1-2 将下列二进制数分别转换为八进制数、十六进制数和十进制数。 11001101.101，10010011.1111 解：(11001101.101)2 =(11 001 101.101)2= ( 315.5)8 =(1100 1101.1010)2 =( CD.A)16 =(128+64+8+4+1+0.5+0.125)10=(205.625)10 (10010011.1111)2 =(1001 0011.1111)2= (93.F)16 =(10 010 011.111 100)2 =( 223.74)8 =(128+16+2+1+0.5+0.25+0.125+0.0625)10=(147.9375)10 1-3 将下列十进制数转换为二进制、八进制和十六进制数。 121.56，73.85 解：1. 0Å1Å3Å7Å15Å30Å60Å121 0.56Æ0.12Æ0.24Æ0.48Æ0.96Æ0.92 1 1 1 1 0 0 1 1 0 0 0 1 所以： （121.56）10=(1111001.10001)2=(171.42)8=(79.88)16 2. 0Å1Å2Å4Å9Å18Å36Å73 0.85Æ0.7Æ0.4Æ0.8Æ0.6Æ0.2Æ0.4 1 0 0 1 0 0 1 1 1 0 1 1 0 （73.85）10=(1001001.11011)2=(111.66)8=(49.D8)16 1-4 将下列十六进制数转换为二进制、八进制和十进制数。 89.0F，E5.CD 解：(89.0F)16=(10001001.00001111)2=(211.036)8=(8*16+9+15/256)10=(137. 0.05859375)10 1-5 试求例 1.2.17 的转换误差，比较例 1.2.12 的转换误差，哪个大？为什么？ 答：例 1.2.12 的误差大。例 1.2.17 实际上转换了 15 位二进制小数，而例 1.2.12 只转换了 5 位。 1-6 用十六位二进数表示符号数。试分别写出原码、反码和补码可表示的数值范围。 解： 原码 –(215-1) ~ +(215-1)； 反码 –(215-1) ~ +(215-1)； 补码 –215 ~ +(215-1) 1-7 设 n=8，求下列二进制数的反码： 101101，-101101，10100，-10100 解：先补齐 8 位，再求反；正数的反码是原码，负数的反码需求反。 (101101)反 =00101101 (-101101)反=11010010 (10100)反 =00010100 (-101101)反=11101011 1-8 设 n=8，求下列二进制数的补码： 101101，-101101，10100，-10100，101.001，-101.001 解：先补齐 8 位，再求补；正数的补码是原码，负数的补码需求补。 (101101)补 =00101101 (-101101)补=11010011 (10100)补=00010100 (-101101)补=11101100 (101.001)补 =00000101.001
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路习题及参考答案2
单项选择题
1.下列电路属于组合逻辑电路的是（）。
A、全加器
B、寄存器
C、计数器
D、触发器
答案：A
2.若所设计的编码器是将 31 个一般信号转换成二进制代码，则输出应是一组
N=（）位的二进制代码。
A、3
B、4
C、5
D、6
答案：C
3.对TTL与非门多余输入端的处理，不能将它们（）。
A、与有用端连在一起
B、悬空
C、接高电平
D、接地
答案：D
4.如果要判断两个二进制数的大小或相等，可以使用（）电路。
A、译码器
B、编码器
C、数据选择器
D、数据比较器
答案：D
5.主从JK触发器是在（）。
A、CP下降沿触发
B、CP上升沿触发
C、CP=1的稳态下触发
D、与CP无关
答案：A
6.当优先编码器的几个输入端（）出现有效信号时，其输出端给出优先权较
高的输入信号的代码。
A、同时
B、先后
C、与次序无关
答案：A
7.多位数值比较器比较两数大小顺序是（）。
A、自高而低
B、自低而高
C、两种顺序都可以
D、无法判断
答案：A
8.在大多数情况下，对于译码器而言（）。
A、其输入端数目少于输出端数目
B、其输入端数目多于输出端数目
C、其输入端数目与输出端数目几乎相同
答案：A
9.将BCD代码翻译成十个对应的输出信号的电路有（）个输入端。
A、3
B、4
C、5
D、6
答案：B
10.下列选项不能消除竞争冒险的是（）。
A、接入滤波电容
B、引入选通脉冲
C、改变输入信号
D、修改逻辑设计
答案：C
11.同步触发器的同步信号为零时，现态为1，次态为（）。
A、无法确定
B、0
C、1
D、以上说法都不对
答案：C
12.对同一逻辑门电路，分别用正逻辑与负逻辑表示，则满足（）关系。
A、对偶
B、互非
C、相等
D、无任何关系
答案：A
13.由与非门构成的基本R、S触发器输入端，则约束条件为（）。
A、RS=1
B、R+S=0
C、RS=0
D、R+S=1
答案：C
14.下列电路中，不属于组合逻辑电路的是（）。
A、译码器
B、计数器
C、编码器
D、数据分配器
答案：B
15.32位输入的二进制编码器，其输出端有（）位。
A、256
B、128
C、4
D、5
答案：D
16.同步触发器CP=1时，若输入信号多次发生变化，触发器状态多次发生翻转，
则可知（）。
A、抗干扰能力差
B、抗干扰能力好
C、与抗干扰能力无关
D、无法判断
答案：A
17.主从RS触发器在CP的一个周期中触发器的输出状态能改变（）。
A、1次
B、2次
C、3次
D、任意次
答案：A
判断题
1.组合逻辑电路任意时刻的输出信号不仅取决于该时刻的输入信号，还与信号
作用前电路原来的状态有关。
答案：错误
2.移位寄存器不可以存储数据，但可以实现移位功能。
答案：错误
3.寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。
答案：错误
4.多个三态门电路的输出可以直接并接，实现逻辑与。
答案：错误
5.时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影
响。
答案：正确
6.时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻
辑功能，它们之间可以相互转换。
答案：正确
7.译码器是将给定的二进制代码“翻译”成相应的输出信号，从而去控制显示
器工作。
答案：正确
8.当一个门的输入有一个变量发生改变时，时差引起的现象称为竞争。
答案：错误
填空题
1．将1999个“1”异或的结果为；而将2000个“1”异或的结果为。
答案：1 0
2．单稳态触发器有个稳定状态；施密特触发器有个稳定状态。
答案：1 2
3. 若需要将缓慢变化的三角波信号转换成矩形波, 则采用电路。
答案：施密特触发器
综合题
设计一个组合电路，输入为A、B、C，输出为Y。
当C=0时，实现Y=AB；当C=1时，实现Y=A+B。
要求：
（1）列出真值表；
（2）求输出Y的最简与或表达式；
（3）完全用与非门实现该逻辑关系。
解：（1）真值表：
（2）AC
+
=
Y+
BC
AB
（3）AC
BC
=
⋅
AB
Y⋅
逻辑图略。