基本触发器
数电第5章
第五章 触 发 器
图 5 – 7 由与非门构成的基本RS触发器
第五章 触 发 器
1. 功能描述 (1) 当Rd=1, Sd=0时，不管触发器原来处于什么状态， 其次态一定为“1”，即Qn+1=1，故触发器处于置位状态。 (2) 当Rd=0, Sd=1时，Qn+1=0，触发器处于复位状态。 (3) 当Rd=Sd=1 时，触发器状态不变，处于维持状态， 即Qn+1=Qn。 (4) 当Rd=Sd=0 时，Qn+1=Q n+1=1，破坏了触发器的正常 工作，使触发器失效。而且当输入条件同时消失时，触发 器是“0”态还是“1”态是不定的，这种情况在触发器工作 时是不允许出现的。因此使用这种触发器时， 禁止 Rd=Sd=0出现。
发生的。这种电路中没有统一的时钟脉冲。任何输入信
号的变化都可能立刻引起异步时序电路状态的变依从关系来分，又可分为米里 (Mealy)型和莫尔(Moore)型两类。米里型电路的输出是输 入变量及现态的函数，即
F (t ) f [ x(t ),Qn (t )]
器和JK触发器。在基本RS触发器的基础上， 加两个与非
门即可构成钟控RS触发器， 如图 5－10 所示。
第五章 触 发 器
图 5 – 10 钟控RS触发器
第五章 触 发 器
1. 功能描述 当CP=0时，触发器不工作，此时C、D门输出均为 1， 基本RS触发器处于保持态。此时无论R、S如何变化，均 不会改变C、D门的输出，故对状态无影响。 当CP=1 时，触发器工作，其逻辑功能如下： R=0, S=１, Qn+1=1，触发器置“1”； R=1, S=0, Q n+1=0，触发器置“0”； R=S=0, Qn+1=Qn，触发器状态不变； R=S=1, 触发器失效，工作时不允许。
第4章 触发器
第4章触发器教学目标●熟悉基本触发器的组成和功能●掌握基本RS触发器、同步RS触发器、边沿D和JK触发器功能●熟练掌握各种不同逻辑功能触发器之间的相互转换数字系统中除采用逻辑门外，还常用到另一类具有记忆功能的电路--触发器，它具有存储二进制信息的功能，是组成时序逻辑电路基本储存单元。
每个触发器能够记忆一位二进制数“0”或“1”。
4.1概述触发器是一种典型的具有双稳态暂时存储功能的器件。
在各种复杂的数字电路中不但需要对二进制信号进行运算，还需要将这些信号和运算结果保存起来。
为此需要使用具有记忆功能的基本逻辑单元。
能存储1位二进制的基本单元电路称为触发器。
4.2基本RS触发器4.2.1电路组成基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。
它由两个“与非”门或者“或非”门相互耦合连接而成，如图4.1所示，有两个输入端R和S；R为复位端，当R有效时，Q变为0，故称R为置“0”端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q。
（a）逻辑图（b）逻辑符号（c）逻辑符号图4.1 基本RS触发器4.2.2 功能分析触发器有两个稳定状态。
nQ 为触发器的原状态（初态），即触发信号输入前的状态；1n Q+为触发器的现态（次态），即触发信号输入后的状态。
其功能用状态表、特征方程式、逻辑符号图以及状态转换图、波形图描述。
1. 状态表如图4.1（a ）可知: Q S Qn ⋅=+1，n n Q R Q ⋅=+1从表4.1中可知：该触发器有置“0”、置“1”功能。
R 与S 均为低电平有效，可使触发器的输出状态转换为相应的0或1。
RS 触发器逻辑符号如图4.1(b)、(c)所示，图中的两个小圆圈表示输入低电平有效。
当R 、S 均为低电平时有两种情况：当R=S=0，Q = Q =1，违犯了互补关系；当RS 由00同时变为11时，则Q （Q )输出不能确定。
表4.1 状态表2. 特性方程根据表4.1画出卡诺图如图4.2所示，化简得： n n RQ S Q+=+1（4-1）1=+S R （约束条件）图4.2 卡诺图3. 状态转换图如图4.3所示，图中圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注表示状态转换的条件。
数字电路触发器
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下， 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时Ｋ接Ｒ端，基本原 理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2
第4章 触发器
4.2
同步触发器
4.2.1 同步RS触发器
一、电路组成及工作原理 1.电路组成及逻辑符号 （1）电路组成：如仿真图4.2.1(a)所示。 （2）逻辑符号：如仿真图4.2.1(b)所示。 2.工作原理 （1）特性表：如仿真图4.2.1所示。 （2）特性方程：Qn+1=S+R’Qn RS=0 CP=1期间 有效。 二、主要特点 1.时钟电平控制 2.R、S之间有约束
本
章
小
结ቤተ መጻሕፍቲ ባይዱ
一、基本触发器：把两个与非门或者或非门交叉 连接起来，便构成了基本触发器。 二、同步触发器：在基本触发器基础上，增加两 个控制门和一个控制信号，便构成同步触发器。 三、边沿触发器：把两个同步D触发器级联起来， 便可构成边沿D触发器，再加改进就可得到边沿JK 触发器。 四、边沿触发器逻辑功能分类 五、触发器逻辑功能表示方法及转换 六、触发器的电气特性
4.1 基本触发器 4.1.1 用与非门组成的基本触发器
一、电路组成及逻辑符号 如仿真图4.1.1所示。 1.电路组成：如仿真图4.1.1(a)所示。 2.逻辑符号：如仿真图4.1.1(b)所示。 二、工作原理 1.电路有两个稳定状态 电路无输入信号即R’=S’=1时，有两个稳定状态。 （1）0状态：把Q=0、Q’=1的状态定义为0状态。 （2）1状态：把Q=1、Q’=0的状态定义为1状态。
二、集成边沿JK触发器
1.CMOS边沿JK触发器CC4027 （1）逻辑符号与引出端功能图：如仿真图4.3.6 所示。 （2）特性表：如仿真图4.3.6所示。 2.TTL边沿JK触发器74LS112 （1）逻辑符号与引出端功能图：如仿真图4.3.7 所示。 （2）特性表：如仿真图4.3.7所示。
三、主要特点
基本rs触发器的约束条件
基本rs触发器的约束条件
基本RS触发器需要满足以下约束条件：
1. 两个输入端口S和R的输入信号必须是非重叠的。
即S和R不能同时为1。
2. 输入信号的有效电平是高电平有效，通常为逻辑1表示。
3. 当S和R均为低电平时，RS触发器的输出状态必须保持不变。
4. 当S为高电平，R为低电平时，RS触发器必须保持输出为1。
5. 当S为低电平，R为高电平时，RS触发器必须保持输出为0。
6. 当S和R均为高电平时，RS触发器处于禁用状态，输出状态不确定。
需要注意的是，基本的RS触发器存在一种叫做非法状态（也称为矛盾状态或无效状态）的情况，即当S和R同时为0时。
在此状态下，输出值是未定义的，可能会出现不稳定的情况。
为了避免非法状态的发生，可以通过其他的电路设计或使用带有附加逻辑门的触发器来解决该问题。
第5章-触发器
JK 00 01 10 11
Qn+1 Qn 0 1 Qn
CP
在CP上升沿时,接受J、K 信息,Q不变化
在CP下降沿时,根据接受 到旳J、K信息，Q变化
主从型J－K触发器工作波形图举例
J K Qn+1
CP
0 0 Qn
01 0
J
10 1
1 1 Qn
K
CP
接受JK 信号
Q Q状态 转变
0
置1 清0 翻转 翻转
2、触发器功能表
CP R S Q n+1 1 0 0 Qn 1 01 1
阐明 保持 置1
1 1 0 0 清0
&
&
1 1 1 不定 防止
R
R、S
控制端
CP
S
CP: 时钟脉冲
(Clock Pulse)
0 Qn 保持
3、逻辑符号
Q
Q
R
S
R CP S
4、特征方程
Qn+1=S+RQn SR=0（约束条件）
• 主从触发器旳特点 由两个触发器构成（主触发器和从触发器） 触发方式：主从触发方式（上升沿接受，下降沿触发）
5.4.1 主从RS触发器
1、构造：两个同步RS触发器构成，主从两触发器时钟脉冲反相 2、原理：CP：主触发器输入暂存，CP：从触发器封锁，保持原 状态；时钟后沿出现后从触发器接受主触发器信号而主触发器被 封锁。 3、优点：防止空翻现象 4、缺陷：CP高电平期间受R、S变化旳影响会造成误动作
指R、S从01或10变成11时,输出端状态不变
R-S触发器真值表
Q 1
&
01 RD
Q 1
基本触发器
一、触发器概述1.基本性质：它有两个稳定的工作状态，一个是“0”态，即输出Q＝0，＝1；另一个是“1”态，即输出Q＝1，＝0。
当无外界信号作用时，触发器状态维持不变。
在一定的外界信号作用时，触发器可以从一个稳态翻转到另一个稳态，当外界信号消失后，能保持更新后的状态。
总之，触发器是一种能记忆一位二进制数的存储单元。
由它可以构造计数器、寄存器、移位寄存器等时序逻辑电路。
按结构形式可以分为没有钟控的基本触发器和有钟控的时钟触发器。
按逻辑功能还可以分为RS触发器、D触发器、JK触发器和T触发器。
2.基本RS触发器由两个与非门交叉耦合构成。
逻辑图如图4－1(a）所示，惯用符号如图4－1(b）所示。
工作原理：＝＝1时，不管初态如何，触发器状态将保持不变。
＝0,＝1时，不管初态如何，门2的输出＝1，使门1的输出Q＝0，即此时触发器维持“0”态，称为直接置“0”端。
＝1,＝0时，不管初态如何，门1的输出Q＝1，使门2的输出＝0，即此时触发器维持“1”态，称为直接置“1”端。
＝＝0时，不管初态如何，两与非门的输出均为“1”，此时的状态称非法状态。
之后，如、变为“1”时，由于翻转速度的差异，触发器的最终状态是无法确定的。
正常工作时不允许出现这种情况。
3.触发器逻辑功能的描述方法通常有功能真值表、特性方程、激励表、状态图及时序图等方法。
功能真值表：以表格的形式反映触发器从初态（接收输入信号前的状态，用表示)向次态(接收输入信号后的状态，用表示)转移的规律，也称状态转移真值表。
特性方程：以表达式的形式反映触发器在输入信号作用下，次态与输入信号初态之间的逻辑关系，它可由真值表推得。
激励表：又称驱动表，用表格的形式反映触发器从一个状态转到另一个状态，所需的输入条件。
可由真值表转换得到，也是真值表的逆关系。
状态图：又称状态转移图。
它是一种以图形的方式描述触发器状态转移与输入信号之间的关系。
它用圆圈表示时序电路的各种状态，用带箭头的直线表示状态转移方向，直线上方表示状态转移的条件。
大学电子电路基础 第十一章
二.触发器的分类
I. 从电路结构不同分 1).基本触发器 2).同步触发器 3).主从触发器 4).边沿触发器 II. 从逻辑功能不同分 1). RS触发器 2). JK触发器 3). T 触发器 4). D 触发器
11.1 基本触发器
11.1.1、 基本RS触发器
1.电路结构与工作原理 (1).电路结构（以与非门构成为例） Q 端、Q 端为两个互补的输出端 ； Q = 1、Q = 0 ， 定义为 1 态； RD、SD 端是触发信号引入端。 非号表示“0”触发有效， 脚标“D”表示直接触发 SD 端 是 置 1 端（置位端）， RD 端 是 清 0 端（复位端）, &
Q
Q ┌
Q ┌
Q ┌ C1 1T
当T触发器的输入控制端为 T=1时，称为T’触发器。
┌
1K C1 1J
CP
T
4．主从JK触发器存在的问题——一次变化现象
例 已知主从JK触发器 J 、 K 的波形如图所示，画出输出 Q 的
波形图（设初始状态为0）。
解：画出输出波形如图示。
CP J K =0
Q
由此看出，主从JK触发器在 CP=1期间，主触发器只变化（翻转）一次，
t D 0 0 设初态Q=0 t
触发器保存下来的状态是CP 作用沿到达时刻的输入状态。 特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存 入的是 D 跳变前的状态。
Q
t
触发器的逻辑功能及其描述仿法
本节只讨论有时钟控制的触发器。
有时钟控制的触发器，从功能不同分:
RS 触发器、JK 触发器、T 触发器、 D 触发器等。
n+1 Q = D D=0 0
D = 1 1 D = 0 D=1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5．2．1 基本RS触发器
Q
﹠0
Rd 1
Q
﹠1
Sd 1
Rd Sd Qn Qn+1 说 明
不允许Q=Q
0 00 1
0 01 1 0 10 0 0 11 0
置 “0” Qn+1=0
置“1”
1 00 1
Qn+1=1
1 01 1
保持
1 10 0Qn+1Qn1 11 15．2．1 基本RS触发器
Qn Sd
Qn+1= 0 +1 Qn =1 Qn+1= 1 +1 Qn = Qn
001 1 010 0 011 0 100 1 101 1
置 “0” Qn+1=0 置“1” Qn+1=1
1 1 0 0 保持
1 1 1 1 Qn+1=Qn
5．2．1 基本RS触发器
Q
﹠1
Rd 0
Q
﹠0
Rd Sd Qn Qn+1 说 明
不允许Q=Q
0 00 1
0 01 1 0 10 0 0 11 0
置 “0” Qn+1=0
Sd
1
5．2．1 基本RS触发器
Q
﹠0
Rd 1
Q
﹠1
Rd Sd Qn Qn+1 说 明
不允许Q=Q
0 00 1
0 01 1 0 10 0 0 11 0
置 “0” Qn+1=0
由于触发器也是时序电路，故描述触发器 的方法也适用于后面讲到的时序电路。
1. 状态迁移真值表 2. 状态表、状态图及特征方程 由真值表可十分方便获得状态表
5．2．1 基本RS触发器
Q
1
﹠
Rd
0
Q
1
﹠
Rd Sd Qn Qn+1 说 明
不允许Q=Q
0 00 1 0 01 1
Sd
0
5．2．1 基本RS触发器
Rd Sd Qn Qn+1 说 明
不允许Q=Q
0 00 1
0 01 1 0 10 0 0 11 0
置 “0” Qn+1=0
置“1”
1 00 1
Qn+1=1
1 01 1
保持
1 10 0
Qn+1=Qn
1 11 1
5．2．1 基本RS触发器
Qn Sd
由对应的卡诺图可得出方程 特征方程
Qn+1=Sd+RdQn
且与电路的过去状态也有关。其组成部分：
⒈ 组合电路
⒉ 记忆电路，记住电路的过去状态其方程为
：
F= f (x1﹉﹉xn ；Q1﹉﹉QL )
由上可看出时序电路有时间的概念。同样的输入不
同时间加入，由于过去状态不同，输出可能不相同，
时序电路的时间因素通过现态Qn和次
5.1 时序电路概述
态Qn+1来描述。 Qn 电路目前的状态 Qn+1 在外界信号作用下电路将要到达
置“1”
1 00 1
Qn+1=1
1 01 1
Sd 0
5．2．1 基本RS触发器
Q
﹠1
Rd 1
Q
0
﹠
Rd Sd Qn Qn+1 说 明
不允许Q=Q
0 00 1
0 01 1 0 10 0 0 11 0
置 “0” Qn+1=0
置“1”
1 00 1
Qn+1=1
1 01 1
保持
1 10 0
Sd 1
Qn+1=Qn
5．2．1 基本RS触发器
由对应的卡诺图可得出方程
Qn+1=Sd+RdQn 约束条件 RdSd=0 即 Rd Sd不允许同时为0。 Rd Sd = 01 Qn+1= 1 +0 Qn =0 Rd Sd = 10 Qn+1= 0 +1 Qn =1
特征方程
Rd Sd Qn Qn+1 说 明 0 0 0 1 不允许Q=Q 001 1 0 1 0 0 置 “0” 0 1 1 0 Qn+1=0 1 0 0 1 置“1” 1 0 1 1 Qn+1=1 1 1 0 0 保持 1 1 1 1 Qn+1=Qn
的状态。需要说明Qn和Qn+1在电路上是同一端点， 只是表示不同时刻的状态。
时序电路的记忆电路是由触发器完成，触 发器是学习时序电路的基础。
触发器的基本特性是： 1. 具有两个稳定的状态，分别用二进制数
5.1 时序电路概述
码“1”和“0”表示，所以有时又称为双稳态触 发 器。2. 由一个稳态到另一个稳态，必须有外界 信号的触发。否则它将长期稳定在某个状态， 即长期保持所记忆的信息。
5．2．1 基本RS触发器
由对应的卡诺图可得出方程 特征方程
Qn+1=Sd+RdQn 约束条件 RdSd=0
Rd Sd Qn Qn+1 说 明 0 0 0 1 不允许Q=Q
即 Rd Sd不允许同时为0。
Rd Sd = 01 Rd Sd = 10 Rd Sd = 11
Qn+1= 1 +0 Qn =0
5.1 时序电路概述
第四章已提过数字电路按功能可分为组 合电路 与时序 电路。
组合电路的输出仅与当前输入有关，而 与电路 的过去 状态无 关。
X1 Xn
F = f (x1…xn)
组 合
F1
电
路
Fm
X1 Xn
Q1
Qe
组
F1
合 电
Fm
路
记 忆
W1
电
路
Wr
5.1 时序电路概述
时序电路的输出不仅与当前输入有关，而
3. 具有两个输出端：原码输出Q和反码输出 Q。一般用Q 端表示触发器的状态。如外界信号 使 Q = Q，则破坏了触发器的功能，在实际中不 允许出现。
5.2 基本触发器
5.2.1 基本RS触发器 5.2.2 时钟控制的RS触发器 5.2.3 D触发器 5.2.4 T触发器 5.2.5 JK触发器 5.2.6 基本触发器的空翻和振荡现象
Qn+1=Sd+RdQn 约束条件 RdSd=0 即 Rd Sd不允许同时为0。 Rd Sd = 01 Qn+1= 1 +0 Qn =0
特征方程
Rd Sd Qn Qn+1 说 明 0 0 0 1 不允许Q=Q 001 1 0 1 0 0 置 “0” 0 1 1 0 Qn+1=0 1 0 0 1 置“1” 1 0 1 1 Qn+1=1 1 1 0 0 保持 1 1 1 1 Qn+1=Qn
5.2 基本触发器
5．2．1 基本RS触发器 基本RS触发器是构成各种功能触发器的最 基本单元。 两个与非门构成电路如图（a）所示。
Q
Q
﹠
﹠
Q
Q
Rd
Sd
Rd
Sd
图 （a）
5．2．1 基本RS触发器
Q 原码输出 Q 反码输出 Rd----直接复位端 (置“0”端)， Sd ----直接置位端 (置“1”端)， 又统称Sd Rd为激励端。
约束条件 RdSd=0即 Rd Sd不 允许同时为0。
Rd Sd Qn Qn+1 说 明
不允许Q=Q
0 00 1
0 01 1 0 10 0 0 11 0
置 “0” Qn+1=0
置“1”
1 00 1
Qn+1=1
1 01 1
保持
1 10 0
Qn+1=Qn
1 11 1
5．2．1 基本RS触发器
由对应的卡诺图可得出方程