超高速双模式数据采集卡的设计
超高速数据采集系统的设计与实现
"
在雷达、 通信、 电子对抗、 软件无线电和仪器仪 表等应用场合， 经常需要对宽带信号进行数据采集 和存储 ， 这就对方案选择、 电路结构和系统调试提 出了很高的要求。由于受到 ;:< 速度的限制， 一般 只能采用低速 ;:<， 通过特定的方法 ， 实现对宽带 信号的采集。一种方法是等价采样技术 Z=[， 但该方 法只适用于周期信号的采集； 另一种方法是多路分 时采样技 术 Z\[， 但该方法有两个缺点： 一是由于各 路之间延时不等而引起采样点偏移， 二是各路之间 增益不一致。这些误差使得输入信号被多路分时采 样后难以无失真地复合。 近几年单片 ;:< 的速度有了很大提高， 但采集 数据在存储和传输时仍会受到存储器速度及其他 器件速度的限制。本文首先介绍了采用 Q]BC=+* 和
"
+*U> 的钽电容和 *’*+U> 的片状电容。去耦元件尽 可能地接在靠近 A:B 器件处，模拟和数字电源去
耦分别接到模拟地和数字地上。 模拟输入通路尽可能地短， 同时模拟输入与基准电 压都远离数字电路， 避免数字电路的干扰； 数字通 路也尽可能地短， 在通路中串入匹配电阻（ 如 !!! 左右） ， 有助于减小数字信号的干扰， 避免反射。 元件尽可能使用表贴式封装器件， 少用直插式器件 并减少过孔； 在元器件布局上把模拟部分、 时钟电 路以及采样和存储电路尽可能分开。 （ 为了避免信号线间串扰， 两条信号线不能 P）
多通道高速数据采集卡的设计
① 煤 粉 仓 的 设计
要 保 证 计 重 机 稳 定 连 续 地 计
量 ， 粉仓 的煤 粉 下 料 通 畅 是 先 决 条 件 。 因 此 在 设 计 煤 煤 粉 仓 时 ， 使得 煤 粉 仓 锥 部 的 倾 斜 角 大 于 煤 粉 的安 应 息 角 ， 于煤 粉 整 体 流 动 ， 匀 下 料 。否 则 ， 形 成 漏 便 均 将 斗 形 流 动 ， 成 煤 粉下 料 不 均 匀 。 造 ② 均 压 管 的 设 置 计 重 机 内部 如 果 发 生 压 力 变
魏 娜 智 力 事 南 先
（ 长春光学精 密机械学院电信舟 院， 长春 １ ０ ２ ３ ２） ０
摘
要
通对对 多通道 高速 同步数据 采榘卡 的具 体设 Ｉ 制作 ， 十、 对其基 本功能 、 特点 、 总体设 计方 词 数据 采集 同步 采集 高速采 集 多 路数据
在 ０ ５…０ ６ ．
４ 结束语
随着 水 泥 等 行 业 的 发 展 ， 粉 料 计 量 显 得 越 来 越 对 重要 ， 状天平计重机正是 这样一 种能够连 续、 确 、 环 精 稳 定 且 无 泄 漏 、 飞 扬 的 粉料 流 量 计量 系统 ， 后 在 多 无 今 种 行 业 中必 将 得 到 更 加 广泛 的应 用 。
３ 配套 设备 的设计
要 使 得 环 状 天 平 计 重机 稳 定 计 量 ， 达到 设 计 精 度 ， 其 前后 配套 设 备 设 计 的好 坏 ， 得 至 关 重 要 ， 显 主要 有 以
下两点：
传感 器 测 出 的 称重 信 号 和 转 速 信 号 ， 控 制 器 内 算 出 在 流 量 值 ， 经 过 ＰＢ运 算 ， 出 ２个 调 速 信 号 ， 别 送 再 Ｉ 输 分 给 定 量供 给 机 和 流 量 计 重 机 的 电 机 变 频 器 ， 节 电机 调 的转 速 ， 而 使 得 实 际 的 给 料 量 与 设 定 的 给 料 量 相 一 从
基于PCIe总线的超高速信号采集卡的设计
基于PCIe总线的超高速信号采集卡的设计摘要：设计一种基于PCIe 总线的不间断采样和传输的超高速数据采集卡。
利用双400MHz、14 位AID 转换器实现了800 MHz、14 位的信号高速、高精度采集，论述了利用Xilinx 公司FPGA 的IPCORE 设计实现PCIe 总线控制接口。
基于PCIe 总线，采用乒乓交换数据传输的机制，实现了高速采样数据流的不间断传输。
最后给出了实际采集数据的频谱。
利用该采集卡构成的数据采集系统在雷达侦察和干扰领域拥有很高的实用价值和广阔的应用前景。
关键词：数据采集；PCIe；FPGA；雷达对抗在雷达对抗系统中，需要对于雷达信号进行实时测频，并可以对感兴趣的信号进行储频，为假目标欺骗干扰或压制干扰提供测频结果和储频数据。
而数字测频是当今发展最快的测频技术之一。
数字测频、储频的关键技术之一即是超高速、高精度、不间断的信号采集技术。
采样速率和精度的不断提高，使得数据传输和存储越来越成为数据采集系统的技术瓶颈。
目前大部分高性能数据采集卡都是基于PCI、CPCI、VME 等总线，最高持续传输速率难以超过400 MB／s，因此大多数采集卡采用采集和存储分时工作的模式，即在板内设有一定容量的存储器，当存储器存储数据到一定量时，停止采集而开始上传数据，上传完毕后再重新启动采集，不断循环，文献也提出采集传输的流水工作模式，提高采集的效率。
这些工作方式虽然也能满足大部分数据采集的要求，但是在信号非常密集的环境中，交替工作模式将导致侦察截获概率降低，带来干扰的效能下降。
基于上述原因，本文论述了一种基于PCIe 总线的数据采集卡，该采集卡不但可以达到800 MHz／s 采样率、14 bit 采样精度，还具有不间断采集、实时上传的能力(在测频只取其中8 位分辨力，储频时取14 位分辨力，根据系统的总数据量可编程)。
该采集卡可以与高速信号处理器配合使用，构成信道化。
基于AD1674实现双通道并行高速数据采集卡的设计
删 ｜■■碴圈 ■■■■韪呻＿
： 硼＿ ・ｌｌ珂
０ ｘ
ｘ １
ｘ ｘ
ｘ ｘ
ｘ ｘ
与控制 中的应用 日益广泛 在工业拉制系 的基础上 ，设计了一种高速双通逋并行数 和 Ａ Ｔ Ｒ Ｌ Ｅ Ａ公 司 的Ｃ Ｌ ￣ Ｐ ７ ２Ｓ ｌ为 Ｐ Ｄ － Ｍ ｌｓ －５ Ｅ
统中 经常需要各种可插八计算机内部总 据采集卡。 该数据采集卡采用两片Ａ ６４ 控制核心 系统工作时 ．把来自各传感器 Ｄ１７
输入 。 数据 采集 卡 需 进 行 １ 数 据转 换 ， ２ 因此
Ｉ
图 ３完全控制方式下的转换启动时序
数据 输 出位 选 择 输 入 端 ）接 ＋ Ｖ，且 Ａ０ ５ 位并行模／ 数转换 的单 片集成电路。 它采用 （ 位 短 逐 次 逼 近 工 作 方式 ，转 换 速 度快 ，采 样 频 （ 寻 址 ／ 周期 转 换 选 择 输 入 端 ）接 地 。 片 ＤＩ７ 始终 保 率可达 １０ ＨＺ 且 片内 自带有采样／ ０Ｋ ， 保持 （ 选 信号 输 入 端 ）接 地 ，Ａ ６ ４
Ｉ ｅ （｝ ｝
（ 、
表计算处理便可得到相应的数字量。
极电压偏移量调整端 ） 按标准接线方法 ， 通
过 １０Ｑ 电 阻与 Ｒ ＦＯ Ｔ端 相连 ，双 极 ０ Ｅ Ｕ
广一
３１Ａ ６ ４简 介 ． Ｄ１７ Ａ ６４ 美 国 Ａ Ｄ１７ 是 Ｄ公 司推 出的 一 种 ｌ ２
线插 揩完成各种功能的接 口板。数据采集 同 时采集 数据， 殳计中运用 了多通道和 的 Ｊ 路模拟信号分 为两个通道，经过多路 ６ 卡是 一种基于Ａ Ｄ芯片、 ， 连接传感器与计 Ｃ Ｌ （ Ｐ Ｄ 复杂可编成逻辑电路）技术 ， 系 使 模拟 开关Ｃ ４ ５ 切换后送到ＡＤ１７ 进行 Ｄ０ｌ ６４
基于DSP双通道高速数据采集卡的设计
Ｗ ｅ ｆ ｎ ａ ｄ ｎ ６ ０ １ Ｃｈｎ ） ｉ ｇ Ｓｈ ｎ ｏ ｇ ２ １ ６ ， ｉａ ａ
摘
要 ： 对 采 集 高 频 扰 动 信 号 的 需 要 ， 本 文 介 绍 了 一 种 由 Ｄ Ｐ 片Ｔ Ｓ ２ Ｖ ５ ０ 和 两 片８ 针 Ｓ芯 Ｈ ３０ Ｃ５９ 位
并 行 高 速Ａ Ｄ 换 芯 片 Ｔ Ｃ ５ ０ 成 的 双 通 道 高速 数 据 采 集 卡 。 经 过 实 测 ， 该 卡 的 的 数 据 采 集 ／转 Ｌ ５ １组
ｓ ｔ ｙｓ ｅｍ ． ｃ ｏｒ ｎ ｔ ｐｒ ｔｃ ｌｍ ｅａｓ ｅ ． ｈ ｃ ｒ ｓ ａｃｑｕｉ ｔｏｎ ｓ Ａ ｃ ｄｉ ｇ ｏ ａｃ ｉ ａ ｕｒ ｔ ｅ ｄ’ ａ ｓｉｉ ｐｅｅｄ ｃａｎ ａｃ ｅｖ ２０ ｓｐｓ． ｅ ｃａｎ ｕｓ ｈｉ ｅ Ｍ Ｗ ｅ ｔ ａｒ ｔ ｇａｔ ｈ ｈｉ ｒ ｈｅ ｃ ｄ ｏ ｈｅｒｔ ｅ ｇｈ ｆｅｑｕｅｎｃ ｉ ｔ ｆ ｅｎｔａｌ ｇｎ ｄ ｙ ｎ ｅｒ ｅｒ ｉ ｓｉ ａｌａｎ ｓａｖｅ ｔ ｈｅｒｎｇ ａ． ｈｅ ｇａｔ ｉ ｄａｔ Ｋ ｅｙ ｏｒ ｗ ｄｓ： ｇｈ ｓ Ｈｉ ｐｅｅｄ ｄａｔ ｑｕ ｓ ｔ ａ ａｃ ｉ ｉｉ ＤＳＰ； ｏｎ； Ｄｕａｌｃ ｈａｎｎｅｌ
布 参 数 参 与 的 ， 作 用 在 线 路 上 出 现
的 电 流 及 电压 暂 态 过 程 ． 了记 录 为
有 双 乘 累 加 器 ， 每 周 期 可 执 行 一 条
指 令 或 两 条 并 行 指 令 ， 具 有 高 达
２ ＭＩ Ｓ的 处 理 能 力 ， 而 同 时 其 功 ８８ Ｐ
ＣＬ ｎｕ ｂ ：Ｐ２ ４ Ｃ ｍ ｅｒＴ ７
Ｄｏｃ ｕｍ ｅｎｔｃｏｄｅ． － Ａ
Ａｒ ｉ ｅ Ｄ： ０ — １ ７２ ０ ）２ ０ ２ —３ ｔｃｌ Ｉ １０ ３ ０ ０ （０ ８０ —０ ３ ０
基于ARM和FPGA的高速数据采集卡的设计与实现
基于ARM和FPGA的高速数据采集卡的设计与实现高速数据采集卡是一种用于实时采集高速数据的硬件设备，它可以将模拟信号转换为数字信号，并通过接口传输到计算机或其他设备进行处理。
在许多领域中，如仪器仪表、医学影像、通信等，高速数据采集卡被广泛应用。
在设计高速数据采集卡时，我们首先需要选择适合的处理器。
ARM处理器因其低功耗和高性能而成为了许多嵌入式系统的首选。
其架构简单、易于开发和应用，因此非常适合用于高速数据采集卡的设计。
同时，ARM处理器也提供了丰富的外设接口，可以方便地与其他模块进行通信和数据传输。
在数据采集过程中，我们需要将模拟信号转换为数字信号。
为此，我们可以使用FPGA芯片来实现高速的模数转换功能。
FPGA芯片具有高度可编程性和并行计算能力，可以根据需要进行灵活的配置和优化。
通过将FPGA芯片与ARM处理器进行连接，我们可以实现高速数据采集和实时处理的功能。
在实际设计中，我们可以使用一块FPGA开发板作为硬件平台。
这种开发板通常具有丰富的外设接口，并且可以方便地进行扩展和调试。
我们可以在开发板上搭建一个数据采集系统，包括模拟输入接口、ADC模块、FPGA芯片和ARM处理器。
通过适当的接口设计和数据传输协议，我们可以实现高速数据的采集和传输。
在软件开发方面，我们可以使用嵌入式操作系统来管理和控制系统。
由于ARM处理器具有丰富的外设接口和强大的计算能力，我们可以在嵌入式操作系统上开发相应的驱动程序和应用程序。
通过这些软件的配合，我们可以实现数据的采集、处理和存储等功能。
综上所述，基于ARM和FPGA的高速数据采集卡的设计与实现是一个复杂而有挑战性的任务。
通过合理的硬件设计和软件开发，我们可以实现高速数据的采集和实时处理，并且可以广泛应用于许多领域中。
随着科技的不断进步，高速数据采集卡将会发挥越来越重要的作用。
基于FPGA的高速数据采集卡的设计(毕业设计)
本科毕业设计说明书基于FPGA的高速数据采集卡的设计DESIGN OF HIGH-SPEED DATA ACQUISITION CARDBASED ON FPGA学院（部）：电气与信息工程学院专业班级：学生姓名：指导教师：年月日基于FPGA的高速数据采集卡的设计摘要论文还从宏观和微观两个方面来分析数据采集卡的各个组成部分。
从宏观上分析了采集系统中各个芯片间的数据流向、速度匹配和具体通信方式的选择等问题。
使用乒乓机制降低了数据处理的速度，来降低FPGA中的预处理难度，使FPGA处理时序余量更加充裕。
在ARM与FPGA通信方式上使用DMA传输，大大提高了数据传输的速率，并解放了后端的ARM处理器。
设计从宏观上优化数据传输的效率，充分发挥器件的性能，并提出了一些改进系统性能的方案。
从微观实现上，数据是从前端数据调理电路进入AD转换器，再由FPGA采集AD转换器输出的数据，后经过数据的触发、成帧等预处理，预处理后的数据再传输给后端的ARM处理器，最后由ARM处理器送给LCD显示。
微观实现的过程中遇到了很多问题，主要是在AD数据的采集和采集数据的传输上。
在后期的系统调试中遇到了采集数据错位、ARM与FPGA通信效率低下，还有FPGA 中预处理时序紧张等问题，通过硬件软件部分的修改，问题都得到一定程度的解决。
在整个数据采集卡的设计过程中还遇到高速PCB设计、硬件设计可靠性、设计冗余性和可扩展性等问题，这些都是硬件设计中的需要考虑和重视的问题，在论文的最后一章有详细论述。
关键词：高速数据采集,触发,高速PCB设计,高速ADC１DESIGN OF HIGH-SPEED DATA ACQUISITION CARDBASED ON FPGAABSTRACTDate acquisition is the premise of measure, the foundation of analysis and the beginning of cognition. Most precise device is based on the date acquisition. With the development of the electronic and digital technology, the speed of date transmission and the calculation of CPU are faster and faster; therefore the requirements of data acquisition and processing are more severe than before.This paper analyzes the system from Macro-and micro respect. From the macro point of view it analyzes data flowing, speed matching and the selection of specific means of communication of acquisition system and so on. We adapt ping-pong mechanism to reduce the speed of analyzing data and pre-difficult of FPGA which lead to the ease of processing Timing Margin of FPGA. DMA transfer is used as communication between ARM and FPGA which improve data transmission rates, and liberate the back-end ARM processor. From the micro point of view, data enter into the A/D converter from the front-end conditioning circuitry, FPGA collecting data on the output of A/D converter and go through the pre-operation of triggering and framing of data. After these operations, data are transmitted to the back-end of the ARM processor and then display on the LCD. A lot of difficult exited in the successful operation in the micro respect which is mainly about A/D data collection and the of transmission data. All of these issues have been settled by the revising of hardware and software.KEYWORDS：High-speed Data Acquisition, Triggering, High-speed PCB High-speed, A/D converter２1绪论1.1 引言数计算机技术在飞速发展，微机应用日益普及深入，微机在通信、自动化、工业自动控制、电子测量、信息管理和信息系统等方面得到广泛的应用。
具有USB2.0接口的高速数据采集卡设计
具有USB2.0接口的高速数据采集卡设计引言数据采集在现代工业生产及科学研究中的重要地位日益突出，并且实时高速数据采集的要求也不断提高。
在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中，都需要进行高速数据采集。
现在通用的高速数据采集卡一般多是PCI卡或ISA卡，这些采集卡存在很多缺点，比如安装麻烦，价格昂贵，尤其是受计算机*槽数量、地址、中断资源的限制，可扩展*差。
通用串行总线USB是用来连接*设备与计算机之间的新式标准接口总线。
它是一种快速、双向、同步传输、廉价的并可以实现热拔*的串行接口。
USB技术是为实现计算机和通信集成而提出的一种用于扩充PC体系结构的工业标准。
基于USB接口的高速数据采集卡，充分利用了USB总线的优点，它也必将被越来越多的用户所接受。
1USB数据采集卡原理1.1USB简介USB是英文UniversalSerialBus的缩写，中文含义是“通用串行总线”。
它支持在主机与各式各样即*即用的外设之间进行数据传输。
它由主机预定传输数据的标准协议，在总线上的各种设备分享USB总线带宽。
当总线上的外设和主机在运行时，允许自由添加、设置、使用以及拆除一个或多个外设。
USB总线技术的提出就是想利用单一的总线技术，来满足多种应用领域的需要。
USB1.1协议支持两种传输速度，即低速1.5Mbps和高速12Mbps。
为了在高速接口之争中占有一席之地，2000年发布了USB2.0协议，它向下兼容USB1.1协议，数据的最高传输速率提高到480Mbps，这就使USB对打印机和其它需要快速传递大容量数据的外设更具吸引力。
为了满足实际数据采集USB传输速度较高的需要，选择了Cypress公司的内置USB接口微控制器芯片EZUSBFX2系列，开发了具有USB接口的高速数据采集卡。
1.2系统框图USB系统是一个主从系统，而非对等（peer-to-peer）系统。
在主从系统中，命令是由主设备发出，而从设备只能接收命令，只有在主设备读取数据时，从设备才能提交数据。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2008年 第8期仪表技术与传感器Instrum ent T echn i que and Sensor 2008 N o 18收稿日期:2007-07-22 收修改稿日期:2008-05-10超高速双模式数据采集卡的设计许锦峰,陈炳泉(苏州大学物理科学与技术学院,江苏苏州 215006)摘要:设计了一种基于PCI 总线的超高速数据采集卡。
该数据采集卡采用外部或者内部2种触发方式,利用2片14位模数转换芯片ADS5547,对一路模拟信号进行双通道交叉采集可获得420M SPS 的采集速率或以210M SPS 速率对2路不同的信号交叉采集;采集到的数字信号经过数字信号处理,缓存于数据采集卡并通过数字存储示波方式实时查看,或者选择硬盘存储方式进行数据的大容量存储。
结合硬件描述语言实现数据处理和控制电路的设计,并基于PCI 总线实现采集数据的DMA 接口传输。
该数据采集卡利用双模式结构实现了超高速数据采集与大容量实时存储与处理的功能。
关键词:交叉采样;双模式;数字存储示波;硬件描述语言;PC I 总线接口中图分类号:TP212112 文献标识码:A 文章编号:1002-1841(2008)08-0095-03D esign of U ltra H i gh -speed D ata A cquisition Card w ith Dua-l modeXU Ji n -feng ,CHEN B i ng -quan(School of Physi cs ,Soochow Un iversity ,Su zhou 215006,Ch ina)Abstract :A p i ece of ultra hi gh -speed PC I data acquisiti on card was desi gned .The card used external tri ggeri ng signals and m i pu-l ses or i nterna l trigger i ng si gnals to i n itiali ze card behaviors .Two pieces of 14-b itA /D converter ch i psADS5547enab l ed a crossi ng sa m-pli ng rate of 420M SPS to a si ng l e ana l og i nput si gna l o r a non -crossi ng sa m pli ng ra t e of 210M SPS to t wo si gna l s fro m t he t wo channels .T he di g ita lized data ,after D S P,w ere cached on t he card me mo ry to be analyzed further t hrough di g ita l storage osc illoscope desi gned i n soft ware ,o t her w ise stored i nto the h i gh -speed hard dis k throughH S HD i nt erfaces .T he data process and card contro l circuits were rea-l ized by hard ware descripti on language ,and the D MA i nterface trans m issi on was rea lized based on the PC I i nterf ace .The da t a acquisiti on card co mbines ultra h i gh -speed w ith h i gh capac it y memory and rea-l tm i e process i n a dua l functioning m ode .K ey word s :c rossi ng sa m pli ng ;dua lm ode ;d i g ita l st o rage oscilloscope ;hard w are descr i pti on l anguag e ;PC I interface 0 引言数据采集卡是数据采集与信号处理系统的关键部分[1]。
要求不高的应用场合,大多采用采集速率低于10M S /s 的中、低速数据采集卡;采集速率达到10M S /s 以上的高速或超高速数据采集卡,则主要应用在要求较高的系统中。
目前,国内高速率、高分辨率的数据采集系统[2-3]的研究发展很快,但与国际先进水平[4-6]还有一定的差距。
基于以上原因,利用高速模数转换芯片AD 5547,在超高速数据采集系统方面作了一些研究,设计了14位分辨率的超高速数据采集卡。
该数据采集卡采用多种触发方式,结合虚拟示波器技术[7],可以实现210M S /s /420M S /s 双通道全速采样,满足高端应用的需求。
1 数据采集卡的硬件功能结构数据采集卡硬件结构主要由7大部分组成:信号调理电路、模数转换电路、采样时钟产生电路、外部触发和脉冲整形电路、PC I 总线接口电路、采集卡存储电路和逻辑控制芯片电路,实现两通道模拟信号输入,其结构框图如图1所示。
信号调理电路[8]允许的输入模拟信号电压为2V P -P ,输入阻抗可进行508/1M 82挡切换。
信号经过衰减电路、单端)差分转换电路、抗混迭滤波电路输出–2~2V 的信号。
模数转换电路采用2片高性能的14位210M SPS 芯片AD S5547[9]。
该模数转换芯片带宽800MH z ,流水线结构,内置采样保持器。
设计采用COM S 并行输出方式,串行配置内部寄存器。
利用AD S5547的差分时钟驱动方式,并配合输入信号调理电路,可以实现2路不同输入信号的非交叉采样,或者单路输入信号的双通道交叉采样,最高采样速率可达420M SPS .采样时钟产生电路,由S Y 89429A 芯片产生A DC 需要的反相时钟信号。
S Y 89429采用串行配置方式,输出差分PECL 电平,外部参考时钟为16MH z .外部触发和脉冲整形电路[5-10]负责对外部触发和脉冲进行电平转换,使其能被后端电路识别。
该电路由比较器AD 8561和AD8564组成。
PC I 总线[11]接口电路完成数据采集卡局部总线信号与上位机PCI 总线信号的翻译功能,芯片选用PC I9054.在数字存储示波采集模式下,数据采集卡存储电路负责数据的缓冲存储,为上位机读取数据提供服务。
电路采用512k 字节的双端口RAM 芯片I DT 72V2113[12]作为数据存储器。
2个通道的数据分别从2片RAM 的一端写入,上位机通过PC I9054从2片RAM 的另一端读出数据。
逻辑控制芯片电路是数据采集卡实现各种功能的核心电路。
它负责采集卡数据的输送、处理、各个功能电路的配置以及PCI 接口信号译码工作。
电路选用EP M 7256A 芯片[13]完成逻辑各个功能。
96Instru m ent T echn i que and SensorA ug 12008图1 数据采集卡结构框图2 数据采集卡的逻辑控制设计数据采集卡的逻辑功能电路可分为8部分:ADC 输出数据相位调整电路、数字信号处理电路、PCI9054译码及数据采集卡控制电路、内触发产生电路、SY 89429A 控制电路、外脉冲定时计数电路、硬盘存储控制电路和数字存储示波器控制电路。
ADC 输出数据相位调整电路[5]具备2种工作模式:相位调整模式与非相位调整模式。
在相位调整模式下,电路对来自前端模数转换电路的输出数据信号进行数据相位调整,使第一信道数据相位在第二通道数据相位之前,保证后端电路接受到确定相位的数据信号,防止数据丢失。
电路逻辑设计采用异步复位状态机,在空闲态、有相位调整态及无相位调整态之间切换。
数字信号处理(DSP )电路逻辑功能如图2所示。
该电路由D SP 电路控制,对2路ADC 采集的数据进行数字信号处理,实现数字信号抽样和滤波功能。
数字信号处理电路由上位机通过PCI接口电路进行配置。
图2 数字信号处理电路第8期许锦峰等:超高速双模式数据采集卡的设计97PCI9054译码及数据采集卡控制电路主要包括F IFO RAM (先进先出存储器)片选电路、读写使能信号译码电路、数据采集卡状态寄存器组、数据采集卡状态控制寄存器组、局部中断控制器、外脉冲定时计数电路。
内触发产生电路负责产生启动后端电路的内触发信号,使电路的状态变化与输入的数据时钟频率一致。
电路的输入信号来自数字信号处理电路,该信号与所设置触发条件进行比较。
如条件满足,则内触发信号有效。
SY89429A控制电路接收来自PCI的配置信号,为差分时钟产生单元芯片SY89429A提供串行控制信号。
外脉冲定时计数电路包括3路结构相同的定时、计数电路。
外脉冲信号进入变换电路,输出与参考时钟同步的信号,并保持1~2个高频参考时钟周期。
定时计数器在起动信号有效时开始对定时参考时钟计数,当脉冲信号上升沿来时,将此时的计数结果压入F IFO中。
当F IFO中的数据达到一定量时,电路将产生局部中断信号,上位机读出F IFO中数据,从而保证数据实时地传送。
上位机根据数据采集卡的数据采样模式和存储方式,从2路硬盘使能信号和2路写RAM使能信号中选择电路的起动和停止信号。
硬盘存储控制电路实现数据采集卡的大量数据存储功能,可选择外触发、内触发及软件触发3种触发方式。
电路的工作方式分为交叉采样方式和非交叉采样方式,由信号采样模式决定。
数据采集卡工作在交叉采样方式时,2路硬盘存储控制电路中,一路工作在非交叉采样状态,而另一电路中的触发控制电路通过内部多路选择器选择触发信号。
数字存储示波控制电路用于实现数据采集卡的数字存储示波器功能,其框图如图3所示。
电路受触发控制电路控制,初始时设置了触发前地址发生器和触发后地址发生器的地址范围。
电路工作方式分为交叉采样方式和非交叉采样方式,由采样模式输入信号决定。
数据采集卡工作在非交叉采样方式时,2路数字存储示波器控制电路独立工作。
当采集卡允许触发时,在触发信号未到来之前,触发控制电路通过触发前地址发生器的使能信号触发前地址发生器,使触发到来前的数据存入数据采集卡上的缓冲存储器。
当触发信号到来时,触发控制电路停止触发前地址发生器使能信号,使该地址发生器输出地址保持不变,并通过触发后地址发生器使能信号触发后地址发生器。