计算机组成原理全部实验
计算机组成原理实验（接线、实验步骤）
计算机组成原理实验（接线、实验步骤）实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输⼊10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输⼊10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显⽰灯的显⽰与进位结果C的显⽰）6.改变S2S1S0的值，对同⼀组数做不同的运算，观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写；2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
计算机组成原理与汇编实验报告
计算机组成原理与汇编实验报告姓名：学号：学院：信息科学与工程学院班级：实验1 存储器实验实验目的⏹掌握静态存储随机存储器RAM的工作特性⏹掌握静态存储随机存储器RAM的读写方法实验设备74LS273（一片），静态存储器MEMORY 6116（一片），与门（一片），与非门（一片），单脉冲（一片）,开关若干，灯泡若干实验原理在微机系统中，常用的静态RAM 有6116、6264、62256 等。
在本实验中使用的是6116。
6116 为2K╳8 位的静态RAM，其逻辑图3.1如下：图3.1 6116逻辑图其中A0～10 为11 根地址线，I/O0～7 为8 根数据线，CS 为片选端，OE 为数据输出选通端，WR 为写信号端。
其工作方式见下表3-1：表3-1工作方式表实验所用的半导体静态存储器电路原理如图3.2 所示，实验中的静态存储器一片6116（2K×8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。
地址灯AD0—AD7 与地址线相连，显示地址线内容。
数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。
图3.2 存储器实验原理图因地址寄存器为8 位，接入6116 的地址A7—A0，而高三位A8—A10 接地，所以其实际容量为256 字节。
6116 有三个控制线：CE（片选线）、OE（读线）、WE（写线）。
当片选有效（CE=0）时，OE=0时进行读操作，WE=0时进行写操作。
本实验中将OE 常接地，在此情况下，当CE=0、WE=0 时进行读操作，CE=0、WE=1 时进行写操作，其写时间与T3 脉冲宽度一致。
控制信号SW-B 为低电平有效，控制信号LDAR 为高电平有效。
实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。
计算机组成原理实验报告微程序控制器实验
实验三微程序控制器实验一. 实验目的与要求：实验目的：1.理解时序产生器的原理，了解时钟和时序信号的波形；2.掌握微程序控制器的功能，组成知识；3.掌握微指令格式和各字段功能；4.掌握微程序的编制，写入，观察微程序的运行，学习基本指令的执行流程。
实验要求：1.实验前，要求做好实验预习，并复习已经学过的控制信号的作用；2.按练习一要求完成测量波形的操作，画出TS1,TS2,TS3,TS4的波形，并测出所用的脉冲Ф周期。
按练习二的要求输入微指令的二进制代码表，并单步运行五条机器指令。
二. 实验方案：按实验图在实验仪上接好线后，仔细检查无误后可接通电源。
1.练习一：用联机软件的逻辑示波器观测时序信号，测量Ф，TS1,TS2,TS3,TS4信号的方法如下：(1) TATE UNIT 中STOP开关置为“RUN”状态（向上拨），STEP开关置为“EXEC”状态（向上拨）。
(2) 将SWITCH UNIT 中右下角CLR开关置为“1”(向上拨）。
(3) 按动“START”按钮，即可产生连续脉冲。
（4）调试”菜单下的“显示逻辑示波器窗口，即可出现测量波形的画面。
（5）探头一端接实验仪左上角的CH1，另一端接STATE UNIT中的Ф插座，即可测出时钟Ф的波形。
（6）探头一端接实验仪左上角的CH2，另一端接STATE UNIT中的TS1插座，即可测出TS1的波形；（7）探头一端接实验仪左上角的CH1，另一端接STATE UNIT中的TS2插座，即可测出TS2的波形。
（8）将红色探头一端接实验仪左上角的CH1，另一端接STATE UNIT中的TS3插座，即可测出TS3的波形。
（9）将红色探头一端接实验仪左上角的CH1，另一端接STATE UNIT中的TS4插座，即可测出TS4的波形。
2.观察微程序控制器的工作原理：①关掉实验仪电源，拔掉前面测时序信号的接线；②编程写入E2PROM 2816A.将编程开关（MJ20）置为PROM（编程）状态；B.将实验板上STATE UNIT 中的STEP置为STEP状态，STOP置为RUN状态，SWITCH UNIT中CLR开关置为1状态；C.在右上角的SWITCH UNIT中UA5-UA0开关上置表3.2中某个要写的微地址；D.在MK24-MK1开关上置表3.2中要写的微地址后面的24位微代码，24位开关对应24位显示灯，开关置为1时灯亮，为0时灯灭；E.启动时序电路，即将微代码写入到E2PROM 2816的相应地址对应的单元中；F.重复C-E步骤，将表3.2的每一行写入E2PROM 2816。
西安交通大学计算机组成原理实验报告
西安交通大学计算机组成原理实验报告姓名：***班级：物联网**学号：实验一存储器的访问与实现一、实验目的1、理解计算机主存储器的分类及作用；2、掌握ROM、RAM的读写方法。
二、实验原理存储器按存取方式分，可分为随机存储器和顺序存储器。
如果存储器中的任何存储单元的内容都可随机存取，称为随机存储器，计算机中的主存储器都是随机存储器。
如果存储器只能按某种顺序存取，则称为顺序存储器，磁带是顺序存储器，磁盘是半顺序存储器，它们的特点是存储容量大，存取速度慢，一般作为外部存储器使用。
如果按存储器的读写功能分，有些存储器的内容是固定不变的，即只能读出不能写入，这种存储器称为只读存储器（ROM）；既能读出又能写入的存储器，称为随机读写存储器（RAM）。
实际上真正的ROM基本上不用了，用的是光可擦除可编程的ROM（EPROM）和电可擦除可编程的ROM（EEPROM）。
EEPROM用的越来越多，有取代EPROM之势，比如容量很大的闪存（FLASH）现在用的就很广泛，常说的U盘就是用FLASH做的。
按信息的可保存性分，存储器可分为非永久性记忆存储器和永久性记忆存储器。
ROM、EPROM、EEPROM都是永久记忆存储器，它们断电后存储内容可保存。
RAM则是非永久性记忆存储器，断电后存储器中存储的内容丢失。
随机读写存储器类型随机存储器按其元件的类型来分，有双极存储器和MOS存储器两类。
在存取速度和价格两方面，双极存储器比MOS存储器高，故双极存储器主要用于高速的小容量存储体系。
在MOS存储器中，根据存储信息机构的原理不同，又分为静态随机存储器（SRAM）和动态随机存储器（DRAM）。
静态随机存储器采用双稳态触发器来保存信息，只要不断电，信息就不会丢失；动态随机存储器利用记忆电容来保存信息，使用时只有不断地给电容充电才能使信息保持。
静态随机存储器的集成度较低，功耗也较大；动态随机存储器的集成度较高，功耗低。
现在计算机中，内存容量较大，常由动态随机存储器构成。
《计算机组成原理》运算器实验报告(总结报告范文模板)
《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验 1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。
2.了解74138（3：8）译码器、74244、74273的功能。
3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。
（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。
（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。
2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。
（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。
2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。
2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。
计算机组成原理实验报告
实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用.二、实验要求掌握通用寄存器R3~R0的读写操作.三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲，上升沿有效.准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。
图2—3-3 通用寄存器数据通路四、实验内容1.实验连线连线信号孔接入孔作用有效电平2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表.通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表.通用寄存器“手动／搭接”源编码④ 通用寄存器的读出关闭写使能，令K18（RWR ）=1，按下流程分别读R0、R1、R2、R3。
五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能.二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU 运算控制位的运用.三、实验原理实验中所用的运算器数据通路如图2-3—1所示。
ALU 运算器由CPLD 描述。
运算器的输出FUN 经过74LS245三态门与数据总线相连,运算源寄存器A 和暂存器B 的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O 输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
计算机组成原理运算器实验
实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU中的运算器来完成，运算器也称作算术逻辑部件ALU。
本章首先安排一个基本的运算器实验，了解运算器的基本结构，然后再设计一个加法器和一个乘法器。
一、实验目的(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
二、实验设备PC机一台，TD-CMA实验系统一套。
三、实验原理本实验的原理如图1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。
ALU中所有模块集成在一片CPLD中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-2所示。
图中显示的是一个4×4的矩阵（系统中是一个8×8的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。
例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。
(3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
D[7..0]IN[7..0]图1-1 运算器原理图运算器部件由一片CPLD实现。
计算机组成原理实验报告
湖南师范大学工程与设计学院计算机组成原理实验报告姓名：年级：2014级专业：计算机科学与技术学号：**********任课教师：***开课时间：2015~2016学年第二学期湖南师范大学工程与设计学院实验数据报告单实验课程：计算机组成原理实验题目：基本运算器实验实验日期：2016年 6月13日专业：计算机年级：2014级班级:五班姓名：一.实验目的：1.了解运算器的组成结构2.掌握运算器的工作原理二..实验内容：主要内容：该试验旨在了解运算器内部运算过程及组成结构，并能进行一些简单的数据运算。
该实验通过一片CPLD来实现运算器部件的功能，在接好的实验电路上，用CMA软件将数据加载加入内存，最终实现通过设置CON单元的S3、S2、S1、S0以及时序T1、T2、T3、T4的不同值来实现不同的功能。
表现在：用S3、S2、S1、S0的不同值并配合CN的值来实现将寄存器A、寄存器B中的两个数进行逻辑运算、移位运算、算术运算，并且加上时间脉冲的加入，并且能够准确的实现值的输出。
结果体现在：用FC灯亮表示有进位，FZ灯亮表示零标志，D7…D0灯显示通过运算后得出来的值。
三.实验原理图：图一（运算器原理图）四.实验数据与分析：0000：功能是F＝A（直通），因为A=65,所以F＝65,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0001: 功能是F=B （直通），因为A=A7,所以F＝A7,且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0010: 功能是F＝AB,也就是A与B的逻辑与，所以F=25, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0011：功能是F=A+B,也就是A与B的逻辑或，所以F=E7, 且没有进位，标志位也没有变化，所以FC=0,FZ=0. 0100: 功能是F=/A，0101：功能是F=A不带进位循环右移B(取低三位)位。
0110：功能是当CN=0时，F=A逻辑右移一位；当CN=1时，F=A带进位逻辑右移一位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计 算 机 组 成 原 理 讲 义
计算机科学技术系王玉芬 2012年11月3日 基础实验部分 该篇章共有五个基础实验组成，分别是： 实验一 运算器实验 实验二 存储器实验 实验三 数据通路组成与故障分析实验 实验四 微程序控制器实验 实验五 模型机CPI组成与指令周期实验 实验一 运算器实验 运算器又称作算术逻辑运算单元（ALU ,是计算机的五大基本组成部件之一, 主要用来完成算术运算和逻辑运算。
运算器的核心部件是加法器, 加减乘除运算等都是通过加法器进行的, 因此, 加快运算器的速度实质上是要加快加法器的速度。 机器字长 n 位,意味着能完成 两个n位数的各种运算。就应该由n个全加器构成n位并行加法器来实现。通过 本实验可以让学生对运算器有一个比较深刻的了解。
、实验目的 1．掌握简单运算器的数据传输方式。
2．掌握算术逻辑运算部件的工作原理。
3. 熟悉简单运算器的数据传送通路。
4. 给定数据,完成各种算术运算和逻辑运算。
二、实验内容： 完成不带进位及带进位的算术运算、逻辑运算实验。 总结出不带进位及带进位运算的特点。 三、实验原理： 1. 实验电路图SW—EVT?
DHP1 ICC
图4-1运算器实验电路图 UiT ■-• M 74LS2J5
b thy \ g tj'gr 2 e
曲
s詔凶口占a出乜
VTXX tLb
匕 '7^7^ elr
3泊
为
■乱 ::fl 4
3 S |ilm
gi
£ Ctdf 0
BsuB &-Kritin Xd
74IK131 亠
-fl " a
r™ £严 ■_>
\ )00' S o o o o rsp "PFP iH
3 I
I
DJ n l/l /B
\\W th
V4 74HC1S1
八z、 —
si &npp 7jt a--L J r — >3 3
t 1
-B「 -1 1一
1
74ALS245 已 35 EI5 H igiSt; 1 些
BJ Ln lEO
T<1ALS2T3 IEL
Y4ALS273
UHSSS C匚S do
邑£虽
萱自［I
TM LEk
MLSft
D
D
FHW
号U 厂、隔
UH B = E du -H 3 rl ULID
nuol T-4LS0E
A ■PT-Uii；辽 LQ
•
相 图4-2运算器实验数据流图 3.实验原理
运算器实验是在ALUUNIT单元进行；单板方式下，控制信号，数据，时序信号由实验 仪的逻辑开关电路和时序发生器提供，SW- swot个逻辑开关用于产生数据，并发送到总
线上；系统方式下，其控制信号由系统机实验平台可视化软件通过管理 CPU来进行控制, SW产SW（八个逻辑开关由可视化实验平台提供数据信号。
DR1 DR2运算暂存器,
LDDR1控制把总线上的数据打入运算暂存器 DR1高电平有效。
LDDR2控制把总线上的数据打入运算暂存器 DR2高电平有效。
2.实验数据流图
CN
S1
S2
(2) (3) 者课本第 49 页）。
(5) M Mk 0执行算术操作；Mk 1
执行逻辑操作。
(6)
/CN : /CN= 0表示ALU运算时最低位加进位1; /CN= 1
则表示无进位。
(7) ALU- BUS控制运算器的运算结果是否送到总线 BUS低电平有效。
(8) SV- BUS控制8位数据开关SW- SW（的开关量是否送到总线，低电平有效。
四、实验步骤: 实验前首先确定实验方式（是手动方式还是系统方式），如果在做手动方式实验则将方 式选择开关置手动方式位置（31个开关状态置成单板方式）。实验箱已标明手动方式和系统 方式标志。所有的实验均由手动方式来实现。如果用系统方式，则必须将系统软件安装到 系统机上。将方式标志置系统模式位置。学生所做的实验均在系统机上完成。其中包括高
S3, S2，S1，S0:确定执行哪一种算术运算或逻辑运算（运算功能表见附录 1或
低电平的按钮开关信号输入，状态显示均在系统机上进行。下面实验以手动方式为例进行。
我们相信学生在手动方式下完成各项实验后，进入系统方式会变的更加得心应手。 具体步骤如下：
如果进行单板方式状态实验， 应将开关方式状态设置成单板方式； 同时将位于 EDA 设计区一上方P0K开关设置成手动方式位置，P1K P2K开关位置均设置成手动方 式位置。
1． 实验前应将Ml OUT俞出信号与MF相连接。
2．
3． 如果进行系统方式调试，则按上述方式相反状态设置。 频率信号输出设置：在 CPU1 UNIT区有四个f0-f4状态设置，在进行实验时应保 证f0-f4四个信号输出只能有一个信号输出，及 f0-f4只有一开关在On的位置。 4
．
5． 不管是手动方式还是系统方式, 31 个按钮开关初始状态应为 1
”即对应的指示灯
处于发光的状态。 6． 位于UPC UNIT区的J1跳线开关应在右侧状态。
说明：开关 AL— BUS SWl BUS标识符应为“ /AL-BUS;/SW-BUS 注意事项： AL— BUS SW— BUS不能同时按下；因为同时按下会发生总线冲突, 损坏器件。
实验前把 TJ， DP 对应的逻辑开关置成 11 状态（高电平输出） ， 并预置下列逻辑电平 状态：/ALU — BUS= 1, /PC— BUS= 1, R0— BUS = 1, R1 — BUS= 1, R2— BUS= 1 时序 发生器处于单拍输出状态,实验是在单步状态下进行 DR1, DR2 的数据写入及运算,以便 能清楚地看见每一步的运算过程。 实验步骤按表 1 进行。实验时，对表中的逻辑开关进行操作置 1 或清 0，在对 DR1， DR2存数据时，按单次脉冲P0 （产生单拍T4信号）。表1中带X的为随机状态，无论是
高电平还是低电平,它都不影响运算器的运算操作。总线 D7— D0 上接电平指示灯,显示 参与运算的数据结果。 表中列出运算器实验任务的步骤同表 4 相同, 16 种算术操作和 16 种逻辑操作只列出 了前面4种，其它实验步骤同表4相同。带“T”的地方表示需要按一次单次脉冲 P0,无 “T”的地方表示不需要按单次脉冲 P0。 表1运算器实验步骤与显示结果表 S3S2S1S0 M /Cn LDDR1 LDDR2 SWT BUS AL T BUS SW7 SW0 D7 D0 P0 注释
X X X X X X 0 0 0 1 55H 55H X X X X X X 0 0 0 1 AA H AAH
X X X X X X 1 0 0 1 55H 55H T 向DR1送
数 X X X X X X 0 1 0 1 AA H AAH T
向DR2送
数
1 1 1 1 1 X 0 0 1 0 XX H 55H
读出DR1
数
1 0 1 0 1 X 0 0 1 0 XX
H AAH
读出DR2
数 X X X X X X 1 0 0 1 AA H AAH T 向DR1送
数 X X X X X X 0 1 0 1 55H 55H T
向DR2送
数
0 0 0 0 0 1 0 0 1 0 XX H AAH
算术运算
0 0 0 0 0 0 0 0 1 0 XX H ABH 算术运算
0 0 0 0 1 X 0 0 1 0 XX H 55H 逻辑运算
0 0 0 1 0 1 0 0 1 0 XX H FFH 算术运算
0 0 0 1 0 0 0 0 1 0 XX H 00H 算术运算
0 0 0 1 1 X 0 0 1 0 XX H 00H 逻辑运算
0 0 1 0 0 1 0 0 1 0 XX H AAH 算术运算
0 0 1 0 0 0 0 0 1 0 XX H ABH 算术运算
0 0 1 0 1 X 0 0 1 0 XX H 55H 逻辑运算
0 0 1 1 0 1 0 0 1 0 XX H FFH 算术运算
0 0 1 1 0 0 0 0 1 0 XX H 00H
算术运算
0 0 1 1 1 X 0 0 1 0 XX H 00H 逻辑运算