计算机系统结构(第五版)第6章
合集下载
第 6 章 输入输出系统
2014-4-22 10
4. 对I/O系统的基本要求
• ⑴ I/O系统应面向操作系统，对用户透明。 • 例如：如何确定I/O系统的软、硬件功能分 配及操作系统的界面；如何连接外设；如何 建立外设与主存/CPU之间的数据通路；如 何支持I/O操作与其他操作的并行执行。 • ⑵ 尽量减少系统瓶颈，保证系统的信息流 量平衡。 • 信息流量：单位时间内所能传送的信息量。
2014-4-22 30
目标
(2)信息逐渐稳定。 (4)接收信息。 (5)发出信息，表示 已经接收应答信号。
(8)复位应答信号。
6.2.3 总线的定时与同步方式（略）
• 总线上信号的有效期间由总线的定时信号确定， 总线的定时信号有同步、半同步和异步三种方式。 • ⑴ 同步方式 • 总线的各信号必须在某个时刻发出。 • 在同步方式下，总线上的所有设备的数据传输在 一个共同的时钟信号控制下进行。总线的操作的 所有信号与时钟的关系是固定的，主模块和从模 块之间没有应答信号。 • 同步方式适用于系统中各模块各种总线操作的速 度固定而且一致的场合，如CPU和存储器之间的局 部总线。
第 6 章
输入/输出系统结构
2014-4-22
1
本章学习内容
• I/O系统的特点及信息控制方式 • 总线及其控制方式 • I/O通道及其控制方式 • I/O处理机
2014-4-22
2
6.1 I/O系统概述 • 1. I/O系统的主要作用 • ⑴ 选择I/O设备 • ⑵ 控制I/O设备与CPU和主存之间的数 据传送以及对外设进行操作。
2014-4-22
27
常用的总线释放方式
• ① 用完后立即释放：每次总线操作完成时释放， 下次使用时需重新申请。 • ② 有新请求时释放：有其它模块请求时才释放。 如单机系统中的CPU。 • ③ 强占时释放：当有优先权高的模块请求时释放。 用于强制中断总线上的数据块传输操作。
4. 对I/O系统的基本要求
• ⑴ I/O系统应面向操作系统，对用户透明。 • 例如：如何确定I/O系统的软、硬件功能分 配及操作系统的界面；如何连接外设；如何 建立外设与主存/CPU之间的数据通路；如 何支持I/O操作与其他操作的并行执行。 • ⑵ 尽量减少系统瓶颈，保证系统的信息流 量平衡。 • 信息流量：单位时间内所能传送的信息量。
2014-4-22 30
目标
(2)信息逐渐稳定。 (4)接收信息。 (5)发出信息，表示 已经接收应答信号。
(8)复位应答信号。
6.2.3 总线的定时与同步方式（略）
• 总线上信号的有效期间由总线的定时信号确定， 总线的定时信号有同步、半同步和异步三种方式。 • ⑴ 同步方式 • 总线的各信号必须在某个时刻发出。 • 在同步方式下，总线上的所有设备的数据传输在 一个共同的时钟信号控制下进行。总线的操作的 所有信号与时钟的关系是固定的，主模块和从模 块之间没有应答信号。 • 同步方式适用于系统中各模块各种总线操作的速 度固定而且一致的场合，如CPU和存储器之间的局 部总线。
第 6 章
输入/输出系统结构
2014-4-22
1
本章学习内容
• I/O系统的特点及信息控制方式 • 总线及其控制方式 • I/O通道及其控制方式 • I/O处理机
2014-4-22
2
6.1 I/O系统概述 • 1. I/O系统的主要作用 • ⑴ 选择I/O设备 • ⑵ 控制I/O设备与CPU和主存之间的数 据传送以及对外设进行操作。
2014-4-22
27
常用的总线释放方式
• ① 用完后立即释放：每次总线操作完成时释放， 下次使用时需重新申请。 • ② 有新请求时释放：有其它模块请求时才释放。 如单机系统中的CPU。 • ③ 强占时释放：当有优先权高的模块请求时释放。 用于强制中断总线上的数据块传输操作。
第6章阵列处理机
第6章并行处理机和相联处理机图61具有分布式存储器的阵列处理机构形第6章并行处理机和相联处理机为了高速有效地处理向量数据这种构形要求能把数据合理地预分配到各个处理单元的局部存储器中使各处理单元pei主要用自己的局存pemi中的数据运算
第 6 章 并行处理机和相联处理机
第6章 阵列处理机
6.1 阵列处理机的原理
第 6 章 并行处理机和相联处理机
6.1.2 ILLIACⅣ的处理单元阵列结构 由于阵列处理机上的并行算法的研究是与结构紧密联系 在一起的，因此，下面先介绍一下ILLIACⅣ阵列机上处理单 元的互连结构。ILLIACⅣ是采用如图6-1所示的分布存储器构 形，其处理单元阵列结构如图6-3所示。其中，PUi 为处理部 件，包含64位的算术处理单元PEi、所带的局部存储器PEMi和
用到下面的累加和并行算法。即使如此，就K的并行来说，
速度的提高也不是8倍，而只是8/log28，接近于2.7倍。
第 6 章 并行处理机和相联处理机
3.累加和 这是一个将N个数的顺序相加转为并行相加的问题。为 得到各项累加的部分和与最后的总和，要用到处理单元中的 活跃标志位。只有处于活跃状态的处理单元才能执行相应的 操作。为叙述方便取N=8，即有8个数A(I)顺序累加，其中 0≤I≤7。 在SISD计算机上可以写成下列FORTRAN程序： C=0
PEM内，且在全部64个PEM中，让A、B和C的各分量地址
均对应取相同的地址α、α+1和α+2，如图6-4所示。这样， 实现矩阵加只需用下列三条ILLIACⅣ汇编指令：
第 6 章 并行处理机和相联处理机
LDA ADRN
Hale Waihona Puke ALPHA ;全部(α)由PEMi送PEi的累加器RGAi ALPHA+1 ;全部(α+1)与(RGAi)浮点加，结果送 RGAi
第 6 章 并行处理机和相联处理机
第6章 阵列处理机
6.1 阵列处理机的原理
第 6 章 并行处理机和相联处理机
6.1.2 ILLIACⅣ的处理单元阵列结构 由于阵列处理机上的并行算法的研究是与结构紧密联系 在一起的，因此，下面先介绍一下ILLIACⅣ阵列机上处理单 元的互连结构。ILLIACⅣ是采用如图6-1所示的分布存储器构 形，其处理单元阵列结构如图6-3所示。其中，PUi 为处理部 件，包含64位的算术处理单元PEi、所带的局部存储器PEMi和
用到下面的累加和并行算法。即使如此，就K的并行来说，
速度的提高也不是8倍，而只是8/log28，接近于2.7倍。
第 6 章 并行处理机和相联处理机
3.累加和 这是一个将N个数的顺序相加转为并行相加的问题。为 得到各项累加的部分和与最后的总和，要用到处理单元中的 活跃标志位。只有处于活跃状态的处理单元才能执行相应的 操作。为叙述方便取N=8，即有8个数A(I)顺序累加，其中 0≤I≤7。 在SISD计算机上可以写成下列FORTRAN程序： C=0
PEM内，且在全部64个PEM中，让A、B和C的各分量地址
均对应取相同的地址α、α+1和α+2，如图6-4所示。这样， 实现矩阵加只需用下列三条ILLIACⅣ汇编指令：
第 6 章 并行处理机和相联处理机
LDA ADRN
Hale Waihona Puke ALPHA ;全部(α)由PEMi送PEi的累加器RGAi ALPHA+1 ;全部(α+1)与(RGAi)浮点加，结果送 RGAi
大学计算机(第5版蒋加伏)第6章课件
首次阿帕网连接实验的工作日志
阿帕网早期工作人员
6.1.1 网络基本类型
联合国宽带数字发展委员会报告： 2013年全球互联网用户为28亿左右； 每增加10%的宽带接入，可带来1.38%的GDP增长。 2013年全球互联网数据流量为：56EB（1EB=10亿GB）；全球有1万亿台设备接入互联网。 互联网受欢迎的原因：使用成本低，信息价值高。
6.1.2 网络体系结构
TCP协议“三次握手”过程：
请求
应答
确认
TCP协议建立连接时的“三次握手”过程
6.1.2 网络体系结构
安全隐患 第1次握手：客户端发SYN包到服务器，并等待服务器确认。 • 第2次握手：服务器收到SYN包，发送SYN+ACK应答包，然后计时等待。 • 第3次握手：客户端收到SYN+ACK包，向服务器发送ACK确认包。 • 客户端和服务器进入连接状态，完成三次握手过程。 • 客户端与服务器可以传送数据了。
TCP是议互联网中使用最广泛的网络协议。可见，网络协议在设计中存在安全“漏洞”。
6.1.2 网络体系结构
【扩展】
TCP协议“建立连接→数据传送→关闭连接“的 通信全过程。
6.1.2 网络体系结构 4. 网络协议的计算思维特征
网络层次结构有助于清晰地描述和理解复杂的网络系统。
（1）
分层不能模糊，每一层必须明确定义，不引起误解。
【案 例】 水库大坝控制系统局域网。
6.1.1 网络基本类型
（2）城域网（MAN） 城域网特征： • 覆盖区域为数百平方千米的城市内。 • 城域网由许多大型局域网组成。 • 城域网为个人、企业提供网络接入。
城域网结构： • 网络结构较为复杂； • 采用点对点、环形、树形等混合结构。
计算机组成与系统结构(第五版 立体化教材)
计算机组成与系统结构（第五 版 立体化教材）
2016年科学出版社出版的图书
01 成书过程
03 教材目录
目录
02 内容简介 04 教学资源
05 教材特色
07 图书目录
目录
06 作者简介
基本信息
《计算机组成与系统结构（第五版·立体化教材）》是由白中英主编，2011年12月科学出版社出版的普通高 等教育计算机类特色专业系列规划教材。该教材可作为计算机及相关专业的教材，适合作软件类和应用类专业的 教学用书，也可作为成人自学考试、全国计算机等级考试NCRE（四级）用书。
出版工作
2011年12月 ，《计算机组成与系统结构（第五版·立体化教材）》由科学出版社出版。
内容简介
内容简介
该教材将计算机组成原理和计算机系统结构两门课合二为一，讲授计算机单处理机系统的组成和工作原理， 在该基础上扩展讲授并行计算机的体系结构。内容共10章：包括计算机系统概论；运算方法和运算器；多层次的 存储器；指令系统；中央处理机；总线系统；外围设备；输入输出系统；安腾高性能处理机体系结构；并行体系 结构。附录A中介绍了配套教材与教学设备。附录B中给出了计算机组成原理研究生入学统考大纲。
杨春武、冯一兵、张杰、靳秀国、杨秦、陈楠、于艳丽、刘敬晗、祁之力、王军德、张振华、刘俊荣、李娇 娇、李贞、王坤山、肖炜、崔洪浚、白媛、吴琨等参与了第五版文字教材、CAI课件、习题库、试题库、教学仪 器、实验设计、课程设计等的编写和研制工作。该教材由中国科学院计算技术研究所国家智能计算机研究开发中 心陈鸿安研究员主审。
教材目录
教材目录
（注：目录排版从左到右列 ）
教学资源
教学资源
《计算机组成与系统结构（第五版·立体化教材）》的配套教材是《计算机组成原理试题解析（第五 版）》。
2016年科学出版社出版的图书
01 成书过程
03 教材目录
目录
02 内容简介 04 教学资源
05 教材特色
07 图书目录
目录
06 作者简介
基本信息
《计算机组成与系统结构（第五版·立体化教材）》是由白中英主编，2011年12月科学出版社出版的普通高 等教育计算机类特色专业系列规划教材。该教材可作为计算机及相关专业的教材，适合作软件类和应用类专业的 教学用书，也可作为成人自学考试、全国计算机等级考试NCRE（四级）用书。
出版工作
2011年12月 ，《计算机组成与系统结构（第五版·立体化教材）》由科学出版社出版。
内容简介
内容简介
该教材将计算机组成原理和计算机系统结构两门课合二为一，讲授计算机单处理机系统的组成和工作原理， 在该基础上扩展讲授并行计算机的体系结构。内容共10章：包括计算机系统概论；运算方法和运算器；多层次的 存储器；指令系统；中央处理机；总线系统；外围设备；输入输出系统；安腾高性能处理机体系结构；并行体系 结构。附录A中介绍了配套教材与教学设备。附录B中给出了计算机组成原理研究生入学统考大纲。
杨春武、冯一兵、张杰、靳秀国、杨秦、陈楠、于艳丽、刘敬晗、祁之力、王军德、张振华、刘俊荣、李娇 娇、李贞、王坤山、肖炜、崔洪浚、白媛、吴琨等参与了第五版文字教材、CAI课件、习题库、试题库、教学仪 器、实验设计、课程设计等的编写和研制工作。该教材由中国科学院计算技术研究所国家智能计算机研究开发中 心陈鸿安研究员主审。
教材目录
教材目录
（注：目录排版从左到右列 ）
教学资源
教学资源
《计算机组成与系统结构（第五版·立体化教材）》的配套教材是《计算机组成原理试题解析（第五 版）》。
计算机网络第五版习题答案第6章
第6章应用层6-01 因特网的域名结构是怎么样的？它与目前的电话网的号码结构有何异同之处？答：（1）域名的结构由标号序列组成，各标号之间用点隔开：… . 三级域名. 二级域名. 顶级域名。
各标号分别代表不同级别的域名。
（2）电话号码分为国家号结构，分为（中国+86）、区号、本机号。
6-02 域名系统的主要功能是什么？域名系统中的本地域名服务器、根域名服务器、顶级域名服务器以及权限域名权服务器有何区别？答：（1）域名系统的主要功能：将域名解析为主机能识别的IP 地址。
（2）因特网上的域名服务器系统也是按照域名的层次来安排的。
每一个域名服务器都只对域名体系中的一部分进行管辖。
共有四种不同类型的域名服务器。
即本地域名服务器、根域名服务器、顶级域名服务器以及权限域名权服务器。
当一个本地域名服务器不能立即回答某个主机的查询时，该本地域名服务器就以DNS 客户的身份向某一个根域名服务器查询。
若根域名服务器有被查询主机的信息，就发送DNS 回答报文给本地域名服务器，然后本地域名服务器再回答发起查询的主机。
但当根域名服务器没有被查询的主机的信息时，它一定知道某个保存有被查询的主机名字映射的权限域名服务器的IP 地址。
通常根域名服务器用来管辖顶级域。
根域名服务器并不直接对顶级域下面所属的所有的域名进行转换，但它一定能够找到下面的所有二级域名的域名服务器。
每一个主机都必须在权限域名服务器处注册登记。
通常，一个主机的权限域名服务器就是它的主机ISP 的一个域名服务器。
权限域名服务器总是能够将其管辖的主机名转换为该主机的IP 地址。
因特网允许各个单位根据本单位的具体情况将本域名划分为若干个域名服务器管辖区。
一般就在各管辖区中设置相应的权限域名服务器。
6-03 举例说明域名转换的过程。
域名服务器中的高速缓存的作用是什么？答：（1）把不方便记忆的IP 地址转换为方便记忆的域名地址。
（2）作用：高速缓存用来存放最近查询过的域名以及从何处获得域名映射信息的记录，能提高DNS查询效率，大大减轻根域名服务器的负荷，使因特网上的DNS查询请求和回答报文的数量大为减少。
精品文档-计算机组成与系统结构(裘雪红)-第6章
第6章 中央处理器(CPU)
14
图 6.5 计数型节拍脉冲发生器(节拍数≤16)
第6章 中央处理器(CPU)
15
(2) CPU周期(机器周期)信号的产生。若干个节拍组成一个 CPU周期。CPU周期可以设计为定长与不定长两种。
第6章 中央处理器(CPU)
16
图 6.6 移位型节拍脉冲发生器(节拍数≤8)
第6章 中央处理器(CPU)
20
当连续的某些微操作动作不会相互干扰(可并行执行)时， 为了节省时间，可将其放在同一节拍中完成，如第2、3个微操 作被放在了T2节拍中。也可将第3、4个微操作组合在一起，即
第6章 中央处理器(CPU)
21
组合一个微操作序列应遵守两个基本规则: (1) 遵守操作发生的顺序。如微操作AR←PC必须在
第6章 中央处理器(CPU)
40
根据对一条指令相应的微操作序列的时序描述方法的不同， 时序产生器有两种设计方法。
一是采用一级时序，即只产生节拍信号，时序产生器可采 用图6.5或图6.6的电路实现。此时，一条指令执行的全过程是 用一个从取指令到执行指令的完整微操作序列来描述的，
而且对这个微操作序列也是从头至尾分配节拍的。
(1) 产生微命令。 (2) 按节拍产生微命令。
第6章 中央处理器(CPU)
37
图 6.8 控制器模型
第6章 中央处理器(CPU)
38
设计者在设计控制器之前需要做以下工作: (1) 定义计算机基本硬件组成和基本指令系统;
(2) 基于定义的硬件结构，针对每条指令，描述CPU完成的 微操作;
(3) 确定控制单元应该完成的功能，即何时产生何种微命
PCout＝T1＋T5·JZ(相对寻址)·(ZF=1)＋T4·CALL(间接寻 址)＋…(一级时序)
《计算机系统结构》第六章IO系统
Left Symmetric Distribution
• Parity disk = (block number/4) mod 5 • Eliminate the parity disk bottleneck of RAID 4 • Best of large read and large write performance • Can correct any single self-identifying failure • Small logical writes take two physical reads and two physical writes. • Recovering needs reading all nonfailed disks
1. RAID0
– 数据分块，即把数据分布在多个盘上。 – 非冗余阵列、无冗余信息。 – 严格地说，它不属于RAID系列。
A
B
C
D
E
I
F
J
G
K
H
L
M
N
O
etc...
RAID0中的数据映射
逻辑盘 物理盘 0 物理盘 1 物理盘 2 物理盘 3
条带0
条带 1 条带 2 条带 3 条带 4 条带 5 条带 6 条带 7 阵列管理
实时性：在I/O设备提出中断、DMA等请求时，CPU 要及时响应，完成必要的I/O操作或控制。例如： Keyboard、Printer、COM、Mouse、定时器等。 与设备无关性：通过制定统一的接口标准(物理接口、 软件接口)，使得应用程序依据这一接口可以访问或 支持各种I/O设备。
I/O系统的层次结构
独立的地址和 1. 总线的设计 数据总线
数据总线 宽度
计算机系统结构第五版习题答案
计算机系统结构第五版习题答案1.层次结构现代通用的计算机系统是由紧密相关的硬件和软件组成的。
从使用语言的角度，可以将系统看成是按功能划分的多层机器级组成的层次结构，由高到低分别为应用语言机器级、高级语言机器级、汇编语言机器级、操作系统机器级、传统机器语言机器级和微程序机器级。
2.计算机系统结构也称计算机体系结构，它只是系统结构中的一部分，指的是层次结构中的传统机器级的系统结构。
其界面之上包括操作系统级、汇编语言级、高级语言级和应用语言级中所有软件的功能，该界面之下包括所有硬件和固件的功能。
3.计算机实现指的是计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，器件、模块、插件、底板的划分与连接，专用器件的设计，微组装技术，信号传输，电源、冷却及整机装配技术等。
它着眼于器件技术和微组装技术，其中，器件技术在实现技术中起着主导作用。
4.数据表示指的是能由机器硬件直接识别和引用的数据类型。
5.霍夫曼压缩概念霍夫曼压缩概念的基本思想时，当各种事件发生的概率不均等时，采用优化技术，对发生概率最高的事件用最短的位数来表示，而对出现概率较低的事件允许用较长的位数来表示，就会使表示的平均位数缩短。
6.RISC精简指令系统（RISC），不是简单地把指令系统进行简化，而是通过简化指令的途径使计算机的结构更加简单合理，以减少指令的执行周期数，从而提高运算速度。
7.CISC复杂指令系统（CISC），设计风格力图缩小机器语言与高级语言的语义差距，使源程序长度尽可能的短，以及尽可能少的访问存储器和执行尽可能少的指令，以求获得高性能。
8.非专用总线可以被多种功能或多个部件所分时共享，同一时间只有一对部件可使用总线进行通信。
9.数据宽度I/O设备取得I/O总线后所传送数据的总量.10.中断响应次序是在同时发生多个不同中断类的中断请求时，中断响应硬件中的排队器所决定的响应次序。
11.中断处理次序中断处理完的次序，也即中断处理程序完成中断处理的次序。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
【例 6-1】 计算D=A×(B+C)，其中A、B、C、D都是有N个元素的
如果采用逐个求D向量元素的方法，即访存取ai、bi、ci 元素求di，再取ai+1、bi+1、ci+1求di+1， 则这种处理方式称为 横向(水平)处理方式。
6.1.2
向量流水处理机的结构因具体机器的不同而不同。 图6 - 1只画出了CRAY-1中央处理机中有关向量流水处 理部分的简图。
所谓Vi冲突，指的是并行工作的各向量指令的源向量或结果 向量使用了相同的Vi。所谓功能部件冲突，指的是同一个功 能部件被要求并行工作的多条向量指令所使用。
第一、二条指令无任何冲突，可以并行执行。第三条指 令与第一、二条指令出现Vi冲突，存在先写后读数相关，本 来是不能并行执行的，但若能把第一、二条指令的结果分量 直接链接进第三条指令所用的功能部件，那第三条指令就能 与第一、二条指令在大部分时间内并行。它们的链接过程如 图6 - 3所示。
(V061)=(V053)+(V161) =(V15)+(V113)+(V121)+(V129)+(V137) +(V145)+(V153)+(V161)
第八部分(结果部分)
(V062)=(V054)+(V162) =(V16)+(V114)+(V122)+(V130)+(V138) +(V146)+(V154)+(V162)
(V05
)
(V00
)
(V15
)
0(V15
)
(V06 ) (V00 ) (V16 ) 0(V16 )
(V07 ) (V00 ) (V17 ) 0(V17 )
(V08 ) (V00 ) (V18 ) (V10 ) (V18 )
(V09 ) (V01) (V19 ) (V11) (V19 )
图 6-4 递归向量和的部分时间关系
运算结束后，V0中各个分量的内容如下：
(V00 ) (V00 ) (V10 ) 0(V10 )
(V01)
(V00 )
(V11)
0(V11)
(V02 ) (V00 ) (V12 ) 0(V12 )
(V03
)
(V00
)
(V13
)
0(V13
)
(V04 ) (V00 ) (V14 ) 0(V14 )
6.1 向量的流水处理和向量流水处理机 6.2 阵列处理机的原理 6.3 SIMD计算机的互连网络 6.4 共享主存构形的阵列处理机中并行存储器的无冲突访问 6.5 脉动阵列流水处理机 6.6 本章小结
6.1 向量的流水处理和向量流水处理机
6.1.1
虽然向量运算比标量运算更易发挥出流水线的效能，但 处理方式选择不当也不行。
(V057)=(V049)+(V157) =(V11)+(V19)+(V117)+(V125)+(V133) +(V141)+(V149)+(V157)
第八部分(结果部分)
(V058)=(V050)+(V158) =(V12)+(V110)+(V118)+(V126)+(V134) +(V142)+(V150)+(V158)
图 6-3 通过链接技术实现向量指令之间大部分时间并行
6.1.4
1. 当程序中出现条件语句或进行稀疏向量、矩阵运算时， 难以发挥出向量处理的优点。 2. CRAY-1的向量指令还可以通过让源向量和结果向量使 用同一个向量寄存器组，并控制分量计数器值的修改，来实 现递归操作。
图6 - 4画出了其部分时间关系示意图。设源/结果向量寄 存器组用V0，另一源向量寄存器组用V1。在指令开始执 行前，先把V0的零分量(V00)置“0”。V1置入需要运算的全 部浮点数分量。向量长度寄存器VL的内容假定置为64
(V055) (V047 ) (V155)
第三至第七部分
(V17 ) (V115) (V123) (V131)
(V139 ) (V147 ) (V155)
(V056)=(V048)+(V156) =(V10)+(V18)+(V116)+(V124)+(V132) +(V140)+(V148)+(V156)
(V059)=(V051)+(V159) =(V13)+(V111)+(V119)+(V127)+(V135) +(V143)+(V151)+(V159)
第八部分(结果部分)
(V060)=(V052)+(V160) =(V14)+(V112)+(V120)+(V128)+(V136) +(V144)+(V152)+(V160)
图 6-1 CRAY-1的向量流水处理部分简图
CRAY-1有标量类和向量类指令共128条，其中有4种向 量指令如图6 - 2所示。
第Ⅰ种源向量分别取自两个向量寄存器组Vj、Vk，结果 送向量寄存器组Vi。第Ⅱ种与第 Ⅰ 种的差别只在于它的一个 操作数取自标量寄存器Sj。
图 6-2 CRAY-1的四种向量指令
(V063)=(V055)+(V163) =(V17)+(V115)+(V123)+(V131)+(V139) +(V147)+(V155)+(V163)
第八部分(结果部分)
6.2 阵列处理机的原理
6.2.1
1. 阵列处理机有两种构形，两者的差别主要在于存储器的
构形1 图6 - 5是具有分布式存储器的阵列处理机的构形。 构形2 图6 - 6是具有集中式共享存储器的阵列处理机构 形。
(V010) (V02 ) (V110 ) (V12 ) (V110 ) (V011) (V03) (V111) (V13) (V111) 第二部分
(V015) (V07 ) (V115) (V17 ) (V115)
(V016) (V08 ) (V116) (V10 ) (V18 ) (V116)
6.1.3
一般可采取让多个流水线功能部件并行、流水线链接、 加快条件语句和稀疏矩阵处量寄存器组Vi在同一时钟 周期内可接收一个结果分量并为下次操作再提供一个源分量。
每个Vi组都有单独的总线连到各功能部件上，而每个 功能部件也都有把运算结果送回向量寄存器组的输出总线。