2-1.2.3门电路

（转折区） DE段： Vi≥1.4v时，输出不再变化。（饱和区）
(三) TTL与非门的主要参数
1、输出高电平VOH和输出低电平VOL 逻辑门在理想工作条件下输出高电平（逻辑1） 和输出低电平（逻辑0）的电压值。
输出高电平VOH：规定为输出高电平的下限。 VOH≥2.4V，典型值3.6V。 输出低电平VOL：规定为输出低电平的上限。 VOL＜0.4V，典型值0.3V。
1. 电路结构
Y
输入级：起与门作用
VCC
VD1 A e1
VD2 B e2
VD3 C e3
R1 b VD4 c
P1
中间级：起非门作用
输出级；提高负载能 力和工作速度
2. 工作原理
Y
思考：输入端悬空相当于接（ ）电平？
Y
Y
&
ABC
综上得: F=ABC
(二) TTL与非门电压传输特性
VCC
& v ＲＷ
v /v
I
O
CP V
DD
CP
v /v
O
I
TG
CP
v /v
I
O
v /v
O
I
CP
传输门工作过程： CP=“1”（10V）， CP=“0”（0V）， 输入vI在0~10范围内连续变化，TG打通。 vI在0~7V范围，TN开通（VGS=3~10V）； vI在3~10V范围，TP开通（VGS=-3~-10V）。 CP=“0”（0V）， CP=“1”（10V） TN、TP均截止，TG断开。
2、三态输出门电路（three—state output gate） 三态输出门（TS门）是在普通门电路的基础上附 加控制电路而构成。
A
&
B
EN
EN
A
&
B
EN
EN
EN=1时，Y=AB
EN=0时，Y=AB
EN=0时，Y为高阻态 EN=1时，Y为高阻态
A
&
B
EN
EN
三态门（高电平有效）
V CC
T 1
电路的特点 。 ●教学重点:门电路逻辑功能及参数含义
●学习难点:TTL逻辑门电路工作原理
内容概述
TTL、ECL
I2LP、MHOTSL
双极型集成逻辑门 NMOS
集 成
按器件类型分
MOS集成逻辑门
CMOS 逻辑门
逻 辑
SSI（100以下个等效门）触译计发码数器器器
门 按集成度分
MSI（<103个等效门） ROM LSI （<104个等效门） PＥLAPLD
EN=0时，G1：禁止态 G2：工作态
将总线上数据 D 送D2。
控制输入EN
1 0
G 1
D 0
1
EN EN
G 2
D 2
1
EN
信号传输方向
D D 0
D D 2
D /D 0
三、 TTL电路的使用注意事项
(1)配备电源电压时要精确；只允许在+5V上有 ±10％的波动。
(2)通电时不能拔插集成块。
(3)输出端不能短路或接地，也不能并联使用(OC门 除外) 。 *(4)多余输入端的处理（与非门、与门） 1）将不用的输入端接高电平或VCC。或交几个输入 端共用一个电阻后接电源。 2）将不用的输入端和有用端并接。 3）输入端通过电阻接地时，电阻≥4.7kΩ。 (5)或门、或非门输入端直接接地。
i
Ｖ
vo
Ｖ
电压传输特性测试电路
VIL=VOL(max) VOFF VNL
vo A
B
3.0
VTH
VON VIH=VOH(min) VNH
2.0
C
1.0
0.3
D
Ev
i
0.5 1.0 1.5 2.0
最大输入低电平HIL(max) 电压传输特性 最小输入高电平HIH(min)
74系列 VOL(max)=0.4v VOH(min)=2.4v
A B
T
1
2
ቤተ መጻሕፍቲ ባይዱEN
A
&
B
EN
EN
三态门(低电平有效 )
T 4 Y
T 5
高电平有效三态输出门电路
当EN为高电平时，P点为高电平，二极管截止，电 路和普通与非门一样； 当EN输入低电平时，P点为低电平，T5截止；同时由 于D导通，T4基极被钳位在0.7V，使T4截止。由于T5、 T4同时截止，所以输出呈高阻状态。如同一根悬浮的 导线。 输出端有三种可能出现状态： 高电平、低电平、高阻（禁止） 故三态输出门
（三） 二极管或门
VD1
A
B
VD2
Y R
A
≥1
Y
B
或门电路输入输出对照表
A/v B/v Y/v
00
0
03
2.3
30
2.3
33
2.3
或门电路的真值表
AB
Y
00
0
01
1
10
1
11
1
Y和A、B的逻辑关系为： Y=A+B
内容实训： 二极管或门电路的逻辑关系进行验证。
（四）三极管非门
iC
Ａ
iB
V i
RB
等效电路 正向VT加上，二极管 导通且钳位VT。
等效电路
正向电压小于VT，或 反向偏压，二极管处于 截止。
2、晶体管的开关特性
V CC
i
C
RC
i B
饱和区 iC
V i
RB
VCE iE
放大区
截止区
V
CE
三极管开关等效电路
V CC
RC
C
Vi
RB B
VCE = VCC
ib = 0
E
共发射极“关态”等效电路
2、关门电平VOFF和开门电平VON 关门电平VOFF：保证输出为高电平时的最大输入低 电平值。 VOFF≈1V，要求VOFF≥0.8V
开门电平VON：保证输出为低电平时的最小输入高 电平值。 VON≈1.4V，要求VON≤1.8V
3、低电平噪声容限VNL和高电平噪声容限VNH VNL= VOFF-VIL (取VIL = VOL(max)) UNH= VIH-VON (取VIH = VOH(min))
2、TTL与非门的主要参数有N0、VNH、ＶNL、PCCL、 ＰCCH、ＮＯ、Ｎi、 tpd等 。 3、TTL、CMOS与非门输入电阻Ｒi的大小对门的输 出影响是不同的。
第三节 CMOS集成门电路
CMOS逻辑电路是用P沟道和N沟道两种MOS管构 成的互补电路制作的。
（一） CMOS非门
(二) CMOS与非门
(三) CMOS或非门
（四）、CMOS传输门和双向模拟开关
CMOS传输门电路： 一个PMOS管和一个NMOS管并联； 两源级相连作为输入端vI 两漏级相连作为输出Vo 两MOS 结构对称，漏级、源级可以互换，电流 可以两个方向流动，所以vI、vO可以互换。 两管栅极作为控制端，加一对互为反向的控制 电压（CP和 CP ）。
VCC
R
当输入为低电平时，三极
C
Ｙ 管处于截止状态。
VCE
VCE = VCC
iE
当输入为高电平时，三极
管处于饱和状态。
A
1
Y
Y=A
V =V
CE
CES
非逻辑关系：
Ｙ＝－Ａ
非门电路的真值表
A
Y
0
1
0
0
内容实训： 三极管非门逻辑关系进行验证。
VCC + 5V
R1 3.3k A
RC1k Y VO
Vi R2 10k
Rb1

+5VVCC
Rc2
4k
1.6k RL
A B
T1
T２
L

T5
Re2
1k

A&
L
◇
B
逻辑符号
应用时输出端要接一上拉负载电阻RL
OC门的应用——实现线与功能和电平转换
实现线与
电平转换
+VCC
A & F1 RL
B
◇
FA
C & ◇ F2
B
D
10V
RL
&
L
◇
VO
F= F1·F2 = AB ·CD = AB + CD
FPGA
VLSI（>104个以上等效门）
第一节 逻辑门电路 一、基本逻辑门电路
（一）半导体二极管、三极管和MOS管的开关特性 1、 半导体二极管的开关特性
id VD
I 0
id
VD：二极管两端电压
id： 流过二极管电流
（正向电流）
I0：反向漏电流 VT VD VT：二极管开启电压
二极管具有单向导电性 VT
开关等效电路 截止开关断开；导通开关接通。
（二） 二极管与门
VD1
A
B
VD2
A
B
&
VCC
Y
Y
与门电路输入输出对照表
A/v B/v Y/v
00
0.7
03
0.7
30
0.7
33
3
与门电路的真值表
AB
Y
00
0
01
0
10
0
11
1
Y和A、B的逻辑关系为： Y=A·B
内容实训： 二极管与门电路的逻辑关系进行验证。
4、扇出系数No 扇出系数No：在保证逻辑门正常工作条件下输出 端最多能驱动同类门个数。N0≥8