第3、5章 组合电路和时序电路(总复习)
数字逻辑电路总复习
128
16
4 2 1
二、常用逻辑关系及运算
1. 三种基本逻辑运算：与 、或、非 2. 四种复合逻辑运算： 与非 、或非、与或非、异或 真值表 函数式 逻辑符号
三、逻辑代数的公式和定理
是推演、变换和化简逻辑函数的依据，有些与普通代数相 同，有些则完全不同，要认真加以区别。这些定理中，摩根定 理最为常用。
第一章 逻辑代数基础
一、数制和码制 1. 数制：计数方法或计数体制（由基数和位权组成）
种类 十进制
二进制 八进制
基数 09
0 ，1 07
位权 10i
2i 8i
应用 日常
数字电路 计算机程序
备注
2 = 21 8 = 23
十六进制 0 9，A F
16i
计算机程序
16 = 24
各种数制之间的相互转换，特别是十进制→二进制的转换， 要求熟练掌握。
逻辑代数的基本公式 1. 关于常量与变量关系公式
A 0 A （1） A1 A （1’） A 1 1 （2） A 0 0 （2’）
2. 若干定律 交换律：
A B B A （3） A B B A （3’）
( A B) C A ( B C )
2. 码制：常用的 BCD 码有 8421 码、2421 码、5421 码、余 3 码等，其中以 8421 码使用最广泛。
1.十进制数到N进制数的转换 整数部分：除以N看余数 小数部分：乘以N看向整数的进位 2. N进制数转换为十进制数:方法：按权展开 3.基本逻辑和复合逻辑: (1)异或逻辑:特点：相同为0、相异为1 逻辑函数表达式：P = AB＝AB+AB (2)同或逻辑:特点：相同为1、相异为0 逻辑函数表达式：P = A⊙ B ＝AB+AB 异或逻辑与同或逻辑是互非关系：
数字电路(复习)
②C＝1、C＝0，即C端为高电平（+VDD）、C端为低电平（0V） 时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通 一样，uO＝uI 。
2．三态门电路的输出有高阻态、高电平和低电平3种状态
• 三态门逻辑符号控制端电平的约定
A
1
Y
EN
EN
（a）控制端低电平有效
控制端加低电平信号时，三 态门处于工作状态，Y＝A， 加高电平信号时禁止，Y＝Z
加法器
能对两个1位二进制数进行相加而求得和及进位的逻辑电 路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即 相当于3个1位二进制数的相加，求得和及进位的逻辑电路称 为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方 式的不同，加法器分为串行进位加法器和超前进位加法器两 种。串行进位加法器电路简单、但速度较慢，超前进位加法 器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计 代码转换电路、二进制减法器和十进制加法器等。
数据分配器
数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端，具体传送到哪一个输出 端，也是由一组选择控制（地址）信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选通 控制端当作数据输入端，二进制代码输入端当作选 择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多路 数字信息的分时传送。
八进制数
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
十六进制数
0 1 2 3 4 5 6 7 8 9 A B C D E F
门电路 国标符号 曾用符号 美国符号 表达式
第3、5章 组合电路和时序电路(总复习)
【总复习卷】第3、5章组合逻辑电路和时序逻辑电路在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为组合逻辑电路和时序逻辑电路两大类。
【知识结构图】【本章重点】第3章、组合逻辑电路1．组合逻辑电路在电路结构及逻辑功能上的特点。
2．编码器和译码器的电路设计。
3．各类编码及译码器逻辑功能介绍。
4．集成编码器及译码器使用。
第5章、时序逻辑电路1．时序逻辑电路在电路结构及编逻辑功能上的特点。
2．各类寄存器寄存数码的原理。
3．二进制和非二进制计数器工作原理及波形图。
4．简单异步二进制计数器的设计。
5．常用中大规模计数器的使用。
【本章难点】1．编码器、译码器真值表的写法。
2．同步计数器计数状态的分析。
【本章考点】1．组合逻辑电路和时序逻辑电路的各自的特点。
2．编码器和译码器电路设计及工作原理分析。
3．寄存器寄存数码的工作过程（波形）。
4．各种类型计数器的计数状态表、状态转换图、工作波形图。
综合训练（第3、5章）一、填空题1. 在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为_________逻辑电路和_________逻辑电路两大类。
2. 把0和1按一定规律编排，使每组代码具有一个特定的含义的过程，称为_________。
把代码的特定含义翻译出来的过程称为_________。
3. ________常用于接收、暂存、传递数码等。
存放n位二进制数码需要______个触发器。
4. 能实现_________操作的电路称为计数器；按计数时各触发器状态转换与计数脉冲是否同步。
可分为_________计数器和_________计数器。
_________进制计数器是各种计数器基础。
5. 一个四位二进制减法计数器状态为_________时，再输入一个计数脉冲,计数状态为1111，并向高位发出__________信号。
6. 要把y0、y1．．．．．．．y11、y12十三个信号编成二进制代码．至少需要_________位二进制数码。
数字电子技术基础总复习要点
数字电子技术基础总复习要点一、填空题第一章1、变化规律在时间上和数量上都是离散是信号称为数字信号。
2、变化规律在时间或数值上是连续的信号称为模拟信号。
3、不同数制间的转换。
4、反码、补码的运算。
5、8421码中每一位的权是固定不变的，它属于恒权代码。
6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。
第二章1、逻辑代数的基本运算有与、或、非三种。
2、只有决定事物结果的全部条件同时具备时，结果才发生。
这种因果关系称为逻辑与，或称逻辑相乘。
3、在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。
这种因果关系称为逻辑或，也称逻辑相加。
4、只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。
这种因果关系称为逻辑非，也称逻辑求反。
5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。
举例说明。
6、对偶表达式的书写。
7、逻辑该函数的表示方法有：真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。
8、在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。
9、n变量的最小项应有2n个。
10、最小项的重要性质有：①在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1；②全体最小项之和为1；③任意两个最小项的乘积为0；④具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
11、若两个最小项只有一个因子不同，则称这两个最小项具有相邻性。
12、逻辑函数形式之间的变换。
（与或式—与非式—或非式--与或非式等）13、化简逻辑函数常用的方法有：公式化简法、卡诺图化简法、Q-M法等。
14、公式化简法经常使用的方法有：并项法、吸收法、消项法、消因子法、配项法等。
15、卡诺图化简法的步骤有：①将函数化为最小项之和的形式；②画出表示该逻辑函数的卡诺图；③找出可以合并的最小项；④选取化简后的乘积项。
数电复习PPTppt课件
F AC BC AD BD AB AC • BC • AD • BD • AB
第 22 页
例：将下列各函数用或非门实现
F m(0,2,8,10,14,15)
解：用圈0的方法
F BC BD AB
F (B C)(B D)( A B)
BCBD AB
第 23 页
例：用卡诺图将下列含有无关项的逻辑函数化简为最简 “与或”式和最简“或与”表达式。
1×20+1×2-1+1×2-2+1×2-3=(109.875)10 例：将十进制数225.246转换为二、八和十六进制数 解：（1）(225.246)10=(11100001.011)2
（2）(225.246)10=(341.175)8 （3）(225.246)10=(E1.3E)16
第 17 页
CMOS 4
输入
输出
位 双 向 移 位 寄
清 零
CR
L H H H
控制信 号
S1 S0
×× LL LH LH
串行输 右入左 移移 DS DS
×R ×L ×× L× H×
时 钟
CP
× × ↑ ↑
并行输入
DI0
DI1
DI2
DI3
Q0n1
Q1n1Q
2n1Q
n1 3
行
× × × × L L L L1
×
×
×
ABC BC AC D
A BC AC D
A BC
例：用公式法证明下列等式 A⊕B⊕C=A⊙B⊙C
解： A B C ( A B)C ( A B)C
( AB)C ( AB)C ABC
第 19 页
例：用公式法化简
数字电路-复习大纲(四川大学)
包含2n个方格：2、4、8
包围的方格为矩形块
包围圈越大越好，越少越好
方格可以被重复包围，但每个包围圈内必需有新的方格
所有的1都要被包围住
充分考虑随意项
3.合并后的最小项之和即为最简与或表达式。 P37 习题1.2.2 1.4.2 1.6.1
2021/P8/1644 习题2.1.4 2.2.3 2.2.4
2一021位/8/1的4 权数（位权）是 Ri 。
3
②数制间的转换
二进制与十六进制数、八进制数之间的转换
24=16，四位二进制数对应一位十六进制数。 23=8， 三位二进制数对应一位八进制数。 举例：
3AF.2H = 0011 1010 1111.0010 = 1110101111.001B 3 A F2
2021/8/14
15
LA B A B A B
A
=1
L
B
用与非门实现
A& B
A& B
≥1
L
L A B A B A B A B A B • A B
2021/8/14
A& B
A& B
&
L
16
无反变量输入
LABA B A B A B A A B B
A A B B A B
1.变量值只有0和1，且只表示两种对立的逻辑状态，不表示 数量的大小。
2.表达方式：真值表--将输入变量的各种可能取值和相应函数
值排列在一起而组成的表格。
逻辑符号--规定的图形符号。
逻辑函数表达式--L=f（A、B…）
语句表、梯形图等。
2021/8/14
9
3.逻辑变量有原变量和反变量两类，普通代数中没有反变量。
数字电路与逻辑设计复习主要内容
一、 绪论
1、数字信号的特点和表示方法； 2、不同进制数的相互转换； 3、常用的二—十进制代码（BCD代码）； 4、数字电路的分类； 5、奇偶检验。
.
2
二 逻辑函数及其简化
1、基本逻辑关系和复合逻辑运算的逻辑关系、表达式、 逻辑符 号、真值表。
2、逻辑函数的表示形式和相互转换。
.
8
.
6
第5章 时序逻辑电路
1、时序逻辑电路的特点、分类； 2、时序逻辑电路的分析步骤； 3、集成移位寄存器的功能和典型应用； 4、集成同步计数器的功能及功能扩展； 5、采用MSI实现任意模值计数器。
.
7
第6章 半导体存储器
1、半导体存储器的分类、主要技术指标； 2、RAM结构及存储容量的扩展； 3、ROM类型、存储原理、用ROM实现逻辑函数；
3、逻辑代数的三个规则。（对偶式和反演式的写法、由函数的最 小项表达式求对偶式和反演式的最小项表达式）
4、常用公式及其灵活应用。
5、最小项及最小项的性质，逻辑函数的最小项表达式。
6、逻辑函数的公式化简法。
7、逻辑函数常用形式的相互转换。
.
3
第2章 集成逻辑门
1、国产TTL集成电路的四个系列； 2、TTL与非门的主要外部特性； 3、三态门、OC门的概念及使用； 4、TTL系列器件主要性能比较。
.
4
第3章 组合逻辑电路
1、组合逻辑电路的分析和设计方法； 2、常用MSI的名称（芯片名称）、功能、逻辑符号、扩展和典 型应用、使用中应注意的问题； 3、应用MSI（数据选择器、译码器、加法器、比较器等）实现 逻辑函数。
.
5
第4章 集成触发器
1、触发器的基本性质； 2、从功能上讲有几种触发器，其功能描述。 3、触发器逻辑功能的描述方法。 4、触发器的触发方式的类型和特点。 5、触发器输出波形的画法。 6、典型小型数字系统的原理及功能分析。
组合逻辑电路和时序逻辑电路
组合逻辑电路和时序逻辑电路
组合逻辑电路和时序逻辑电路的区别：组合逻辑电路可以有若个输入变量和若干个输出变量，其每个输出变量是其输入的逻辑函数，其每个时刻的输出变量的状态仅与当时的输入变量的状态有关，与本输出的原来状态及输入的原状态无关，也就是输入状态的变化立即反映在输出状态的变化。
时序逻辑电路任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。
也就是说，组合逻辑电路没有记忆功能，而时序电路具有记忆功能。
时序逻辑电路简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路(输出到输入)或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。
时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。
它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、储存器等电路都是时序电路的典型器件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
【总复习卷】
第3、5章组合逻辑电路和时序逻辑电路在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为组合逻辑电路和时序逻辑电路两大类。
【知识结构图】
【本章重点】
第3章、组合逻辑电路
1．组合逻辑电路在电路结构及逻辑功能上的特点。
2．编码器和译码器的电路设计。
3．各类编码及译码器逻辑功能介绍。
4．集成编码器及译码器使用。
第5章、时序逻辑电路
1．时序逻辑电路在电路结构及编逻辑功能上的特点。
2．各类寄存器寄存数码的原理。
3．二进制和非二进制计数器工作原理及波形图。
4．简单异步二进制计数器的设计。
5．常用中大规模计数器的使用。
【本章难点】1．编码器、译码器真值表的写法。
2．同步计数器计数状态的分析。
【本章考点】1．组合逻辑电路和时序逻辑电路的各自的特点。
2．编码器和译码器电路设计及工作原理分析。
3．寄存器寄存数码的工作过程（波形）。
4．各种类型计数器的计数状态表、状态转换图、工作波形图。
综合训练（第3、5章）
一、填空题
1. 在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为_________逻辑电路和_________逻辑电路两大类。
2. 把0和1按一定规律编排，使每组代码具有一个特定的含义的过程，称为_________。
把代码的
特定含义翻译出来的过程称为_________。
3. ________常用于接收、暂存、传递数码等。
存放n位二进制数码需要______个触发器。
4. 能实现_________操作的电路称为计数器；按计数时各触发器状态转换与计数脉冲是否同步。
可
分为_________计数器和_________计数器。
_________进制计数器是各种计数器基础。
5. 一个四位二进制减法计数器状态为_________时，再输入一个计数脉冲,计数状态为1111，并向高
位发出__________信号。
6. 要把y0、y1．．．．．．．y11、y12十三个信号编成二进制代码．至少需要_________位二进制数码。
７. 构成计数器的基本电路是__________，如果把n个这类基本电路串联起来，就可以表示
__________位二进制数。
二、判断题(对的打“√”,错的打“×”)
1．组合逻辑电路具有记忆功能。
( )
2．编码是译码的逆过程。
( )
3．移位寄存器每输入一个脉动时，不一定只有一个触发器翻转。
( )
4．译码时每次只有一个输出端输出有效，即该输出端为1，其余为0。
( )
5．移位寄存器即可并行输出也可以串行输出。
（）
6．数码寄存器存放的数码可以并行输入也可以串行输入。
（）
7．数码寄存器最简单的寄存器，这种寄存器称为并行输入，并行输出数码寄存器。
（)
8．右移位寄存器存放的数码将从低位到高位，依次串行输入。
（）
9．时序逻辑电路结构上的特点是：由门电路和触发器组成。
（）
10．具有8个触发器的二进制异步计数器能表达256种状态。
（）
11．表示一位十进制数至少需要二位二进制数。
（）
12．构成一位十进制计数器至少需要4个触发器。
（）
13．在异步计数器中，若按自然顺序计数，则要求最低位触发器每输入一个计数脉冲其状态就翻转一次。
（）
14．显示器属于时序逻辑电路类型。
（）
15．触发器属于最简单的时序逻辑电路。
（）
16．八位二进制数能表十进制数的最大值是256。
（）
17．按8421BCD码进行计数的十进制计数器1010-1111这六种状态不允许出现。
( )
18．构成计数器电路的器件必须有具有记忆能力的。
（）
三、单项选择题
1. 输出不仅与当时的输入信号有关，而且还与电路原来的状态有关的逻辑电路，属于( )。
A.组合逻辑电路
B.时序逻辑电路
2. 下列所给选项中属于组合逻辑电路的是( )。
(多选题)
A.译码器
B.编码器
C.寄存器
D.显示器
3. 存放n位二进制数码．所需触发器的个数为( )
A.2n个
B.2n－1个
C.n个
D.2n-1个
4. 若将十进制数15存入一个移位寄存器中，所需的移位脉冲个数为( )。
A.3个 B .4个 C.5个 D.6个
5. 若上题中，时钟脉冲频率是50KH Z。
完成该操作所需时间为( )。
A.60us
B.80us
C.12.5us
D.200us
6. 一个512位移位寄存器用作延迟线。
如果时钟频率是4MH Z，则数据通过该延迟线延的时间为
( )。
A.128us
B.127.75us
C.256us
D.125us
7．图13-9移位寄存器的原始信息为1111，则下一个时间脉冲后，它保存的信息为( ) 。
A. Ｑ0Ｑ1Ｑ2Ｑ3=1010
B. Ｑ0Ｑ1Ｑ2Ｑ3=1101
C. Ｑ0Ｑ1Ｑ2Ｑ3=0111
D. Ｑ0Ｑ1Ｑ2Ｑ3=1001
8. 在图13-9电路中，若寄存器保存的原始信息为Q0Q1Q2Q3=0111，则信息循环一周是在第几个脉冲
之后？（）。
A．第5个 B.第9个 C.第8个 D.第16个
9. 图13-10电路中，触发器接成相应的计数电路，该计数电路类型属于（）。
A. 二进制异步减计数器
B. 二进制异步加计数器
C. 二进制同步加计数器
D. 二进制同步减计数器
10.七个具有计数功能的T型触发器链接，输入脉冲频率为f=512KHz，则此计数器最高位触发器
输出脉冲频率为（）。
A.8KHz
B.2KHz
C.128KHz
D.4KHz
11.若需要每输入1024个脉冲，分频器能输出一个脉冲，则这个分频器最少需要的触发器个数为
（）
A.9个
B.10个
C.8个
D.11个
12.用二进制异步计数器从零计到十进制数60，至少需要的触发器个数为（）
A.6个
B.5个
C.8个
D.4个
13.具有8个触发器的二进制异步计数器，能表达的状态有（）
A.128种
B.512种
C.64种
D.256种
14.构成一个一位十进制计数器至少需要的触发器个数为（）
A.10个
B.4个
C.8个
D.3个
15.n个触发器连成的计数器，所以计的最大十进制数为（）
A.2n
B.2n+1
C.2n－1
D.2n-1
16.6个触发器连接成的异步二进制计数器，最高位触发器输出信号的频率f0和触发时钟脉冲信号
频率f cp的关系为（）
A.f0=1/64 f cp
B.f0=1/6 f cp
C.f0=64f cp
D.f0=1/12 f cp
17.从某计数器的三个触发器输出端Q0、Q1、Q2观察到的波形图13-11所示，则该计数器的模（几
进制）为（）
A.6
B.8
C.4
D.7
18.图13-12所示计数器，初始状态为Q0=0，Q1=0，Q2=1，则第3个CP脉冲作用后，所计数据为
（）
Ａ.Ｑ2Ｑ1Ｑ0＝1 0 0Ｂ.Ｑ2Ｑ1Ｑ0＝0 1 1
Ｃ.Ｑ2Ｑ1Ｑ0＝1 1 0Ｄ.Ｑ2Ｑ1Ｑ0＝1 1 1
19. 图13－12所示计数器，初始状态为Ｑ0＝0，Ｑ1＝0，Ｑ2＝1，则该计数器状态共有（）
A. 5种
B. 8种
C. 7种
D. 6种
20. 图13－13所示电路，若各触发器初态为Ｑ3Ｑ2Ｑ1Ｑ0＝0000，则该电路可计数状态有（）。
A. 16种
B. 15种
C.12种
D.64种
四、电路设计、集成电路应用分析
1、根据所给编码表如表所示，画出编码电路以及与之相对应的译码电路（高电平有效）
2、图13-14为CT74LS112集成触发器外引线排列图，若将③脚与⑥脚；②脚与⑤脚；
⑾脚与⑦脚；⑿脚与⑨脚；⑥脚与⒀脚连接起来；①脚外接脉冲信号。
则可构成一个计数器，问计数器属于什么类型？电源电压Vcc一般为多少伏？
３、试分析下图所示电路的逻辑功能，并按CP脉冲的顺序，列出输出端Q2、Q1、Q0的状态表，它是何种类型的计数器？设各触发器初态均为0。