数字逻辑8-3
电子科技大学数字逻辑设计及应用作业答案
答案+我名字查看考卷——作业提交1当前得分：15 分(总分：100 分)，折合成百分制共 15 分。
返回作业提交11.逻辑函数，请问其反函数 。
()()()[参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分2. 有关异或逻辑的描述不正确的是 。
() 异或逻辑的反函数是同或逻辑 () 异或逻辑的对偶逻辑是同或逻辑() 一个逻辑变量和0异或得到的是其反函数 [参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分3. 已知一个逻辑的最小项之和为F(, , )=∑m(0,4,7) ，以下哪个等式成立。
()()()[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分4. 下面所描述的逻辑函数表达式中，哪一种可以直接从真值表中得到，而无需其他中间步骤。
() 标准形式() 最简与或式() 与非-与非形式[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分5.下面有关最小项的描述正确的是。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分6. 下面有关逻辑函数的描述中，正确的是。
() 逻辑函数的最小项之和是唯一的() 逻辑函数的最简与或表达式是唯一的() 逻辑函数的与非-与非逻辑表达式是唯一的[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分7. 请问或非逻辑的对偶关系是。
() 或非逻辑() 与非逻辑() 与或非逻辑[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分8.逻辑函数，请问其最小项之和为。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分9. 逻辑函数Y(, , , )=∑m(0,2,4,6,9,13) + (1,3,5,7,11,15)的最简与或式为（）() +’’() ’+() +[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分10.逻辑函数Y的真值表如下：。
《数字逻辑》(第二版)习题答案
第一章1. 什么是模拟信号？什么是数字信号？试举出实例。
模拟信号-----指在时间上和数值上均作连续变化的信号。
例如，温度、压力、交流电压等信号。
数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
2. 数字逻辑电路具有哪些主要特点？数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。
●电路中的半导体器件一般都工作在开、关状态。
●电路结构简单、功耗低、便于集成制造和系列化生产。
产品价格低廉、使用方便、通用性好。
●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。
3. 数字逻辑电路按功能可分为哪两种类型？主要区别是什么？根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。
组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。
时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。
时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。
4. 最简电路是否一定最佳？为什么？一个最简的方案并不等于一个最佳的方案。
最佳方案应满足全面的性能指标和实际应用要求。
所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。
5. 把下列不同进制数写成按权展开形式。
(1) (4517.239)10 (3) (325.744)8(2) (10110.0101)2 (4) (785.4AF)16解答（1）(4517.239)10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2＋9×10-3（2）(10110.0101)2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4（3）(325.744)8 = 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3 (4) (785.4AF)16 = 7×162＋8×161＋5×160＋4×16-1＋10×16-2＋15×16-36.将下列二进制数转换成十进制数、八进制数和十六进制数。
《数字逻辑》第3章习题答案
题
【3-1】填空： (1) 逻辑代数中有三种最基本运算： 与 、 或 和 非 ，在此基础上又派生出五种基本运算， 分别为 与非 、 或非 、 异或 、 同或 、和 与或非 。 (2) 与运算的法则可概述为：有 0 出 0 ，全 1 出 1 ；类似地，或运算的法则为 有”1”出”1”， 全”0”出”0” 。 (3) 摩根定理表示为： A B = A B ； A B = A B 。 (4) 函数表达式 Y= AB C D ，则其对偶式为 Y ' = ( A B)C D 。 积的形式结果应为 M ( 0,1,2,4,5,8,9,10)。 (5) 函数式 F=AB+BC+CD 写成最小项之和的形式结果应为 m ((3,6,7,11,12,13,14,15))， 写成最大项之
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
1 1 0 0 1 0
【3-8】写出下列函数的反函数 F ，并将其化成最简与或式。 (1) F1 ( A D )( B C D)( AB C ) (2) F2 ( A B )( BCD E )( B C E )(C A) (3) F3 A B C A D (4) F4 ( A B)C ( B C ) D 解： (1) F1 AD C (2) F2 AB A C E (3) F3 AB AC A D (4) F4 BC C D ABD A B C 【3-9】用对偶规则，写出下列函数的对偶式 F ，再将 F 化为最简与或式。 (1) F1 AB B C A C (2) F2 A B C D (3) F3 ( A C )( B C D)( A B D) ABC (4) F4 ( A B )( A C )( B C )(C D) (5) F5 AB C CD BD C 解：题中各函数对偶函数的最简与或式如下： (1) F1 A BC AB C (2) F2 A B D A C D (3) F3 AC A BD (4) F4 A BC B C CD (5) F5 ABC D (6) F6 AB C D 【3-10】已知逻辑函数 F A B C , G=A⊙B⊙C，试用代数法证明： F G 。 解：
第8-9章数字逻辑电路基本知识
第8章数字电路基础(The foundation Of Digital Circuit )§8.1数字电路的特点§8.2 数制§8.5 集成逻辑门电路§8.4 基本逻辑运算及逻辑门§8.3码制电子电路中的信号模拟信号数字信号随时间连续变化的信号不连续的离散信号，只有两种电平§8.1 数字电路的特点模拟信号：tu正弦波信号t全波整流信号u研究模拟电路, 注重输入与输出信号之间大小、相位关系。
处理模拟信号的电路为模拟电路：交直流放大器、滤波器、信号发生器等。
模拟电路中要求晶体管工作在线性放大状态。
数字信号：数字信号：用“0”和“1”反映实际中的两种对立状态，如电平高低, 开关通断, 电流有无…tu 数字电路抗干扰能力强, 稳定可靠,集成度高, 性价比高数字电路处理数字信号, 分析电路输出与输入信号之间的逻辑关系, 分析方法有：逻辑电路图、真值表、逻辑表达式、波形图、逻辑代数和卡诺图数字电路中三极管为开关状态,即饱和状态或截止状态：B=0,三极管截止,I B =0,I C ≈0B=1,三极管饱和,I C ≈U CC /R C ,U CE ≈0+U CC BR C+U CC CE BR C11118.2 数制1.十进制：0、1 、2 、3 、4 、5 、6 、7 、8 、9(157)D =012107105101×+×+×1) 十个数码, 逢十进一2) 用下标D 或10表示十进制数, 989或(989)D 3) 权展式:10—基数10n-1---权一个十进制数N 可以表示成：∑∞−∞=×=i iiD KN 10)(十个电路状态才能表示十个数码, 技术上有许多困难, 因此, 数字电路中不采用十进制。
K i : 0～92.二进制：∑∞−∞=×=i iiB KN 2）（（1001)B =012321202021×+×+×+×= 91) 两个数码, 逢二进一: 0、12)用下标B 或2表示二进制数：(1011)B3)权展式:2---基数2n-1---权K i : 0、1数字电路采用二进制。
数字逻辑第2版习题答案
毛法尧第二版习题一把以下不同进制数写成按权展开式:⑴10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4⑶8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3⑷16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-3完成以下二进制表达式的运算:将以下二进制数转换成十进制数、八进制数和十六进制数：⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10⑵2=8=16=13×16-1+4×16-2=10⑶2=8=16=1×16+7+4×16-1=10将以下十进制数转换成二进制数、八进制数和十六进制数,精准到小数点后5位：⑴(29)10=(1D)16=(11101)2=(35)8⑵10=16=2=8采纳0舍1入规那么⑶10=(21.553F7)16=2=8如何判定一个二进制正整数B=b6b5b4b3b2b1b0可否被(4)10整除?解: 一个二进制正整数被(2)10除时,小数点向左移动一名, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能被(4)10整除.写出以下各数的原码、反码和补码：⑴[]原=; []反=; []补=⑵[]原=; []反=; []补=⑶-10110[-10110]原=110110; [-10110]反=101001; [-10110]补=101010已知[N]补=,求[N]原,[N]反和N.解:由[N]补=得: [N]反=[N]补-1=, [N]原=,N=用原码、反码和补码完成如下运算：⑴0000[0000]原=；∴0000=-0010101。
数字逻辑电路大全PPT课件(2024版)
第6页/共48页
Rb1 4kΩ
Rc 2 1.6kΩ
Vc 2
1
+VCC（ +5V） Rc4 130Ω
3
T2 4
1
3
A
31
2T2
D Vo
B
T1
C
Ve 2
1
3
2T 3
Re2
1kΩ
输入级
中间级
输出级
第7页/共48页
2．TTL与非门的逻辑关系
（1）输入全为高电平3.6V时。
T2、T3导通，VB1=0.7×3=2.1（V ），
列。 6 ． 74AS 系 列 —— 为 先 进 肖 特 基 系
列， 它是74S系列的后继产品。 7．74ALS系列——为先进低 功耗肖特基系列， 是74LS系列的后继产品。
第30页/共48页
2.3
一、 NMOS门电路 1．NMOS非门
MOS逻辑门电路
VDD (+12V)
VDD (+12V)
VDD (+12V)
0.4V
高 电 平 噪 声 容 限 第1V5页NH/共＝48V页OH （ min ） - VON ＝ 2.4V-2.0V ＝
四、TTL与非门的带负载能力
1．输入低电平电流IIL与输入高电平电流IIH （1）输入低电平电流IIL——是指当门电路的输入端
接低电平时，从门电路输入端流出的电流。
& Vo G0
呈 现 高 阻 ， 称 为 高 阻 态 ， 或 禁 止 态+V。CC
Rc2
Rc4
Rb1
Vc2 1
3
T2 4
A
&
B
L
EN
数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章
习 题 七1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。
解答设8421码为B 8B 4B 2B 1 ，其对9的补数为C 8C 4C 2C 1 ,关系如下：相应逻辑电路图如图1所示。
图 12. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码解答设两位十进制数的8421码为D 80D 40D 20D 10D 8D 4D 2D 1 ，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0 = D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：× D 80 1D 40 0 D 20 1 D 10 0 ＋ D 80 D 40 D 80 D 20D 40 D 10 D 8D 20D 4 D 10D 2 D 1B 6B 5B 4 B 3B 2B 1B 0据此，可得到实现预定功能的逻辑电路如图2所示。
图 23. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法解答分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。
因为题目要求运算的结果也是D 8 D 10D 2D 10 D 18421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。
设输出的二进制数为FC 4 F 4 F 3 F 2 F 1，修正后的结果为'1'2'3'4'4F F F F FC ，可列出修正函数真值表如表1所示。
根据表1写出控制函数表达式，经简化后可得：据此，可画出逻辑电路图如图3所示。
图34. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。
解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式变换如下：逻辑电路图如图4所示。
数字逻辑(科学出版社 第五版)课后习题答案
（1）
化简得F=
(2)
化简得F=
（3）F(A,B,C,D)=∑m(0,1,2,5,6,7,8,9,13,14)
化简得F=
(4) F(A,B,C,D)=∑m(0,13,14,15)+∑ (1,2,3,9,10,11)
化简得F=
11.利用与非门实现下列函数，并画出逻辑图。
（1）F= =
12.用适当门电路，设计16位串行加法器，要求进位琏速度最快，计算一次加法时间。
解：全加器真值表如下
Ai
Bi
Ci-1
Si
Ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
可以写出以下表达式
要使进位琏速度最快，应使用“与或非”门。具体连接图如下。
若“与或非”门延迟时间为t1，“非门”延迟时间为t2，则完成一次16位加法运算所需时间为：
G的卡诺图
化简得：
第三章时序逻辑
1.写出触发器的次态方程，并根据已给波形画出输出Q的波形。
解：
2.说明由RS触发器组成的防抖动电路的工作原理，画出对应输入输出波形
解：
3.已知JK信号如图，请画出负边沿JK触发器的输出波形（设触发器的初态为0）
4.写出下图所示个触发器次态方程，指出CP脉冲到来时，触发器置“1”的条件。
级《数字逻辑电路》实验指导书
课程名称：数字逻辑电路实验指导书课时：8学时集成电路芯片一、简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。
识别方法是：正对集成电路型号<如74LS20）或看标记<左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚<在左上角）。
在标准形TTL集成电路中，电源端V一般排在左上CC，7脚为端，接地端GND一般排在右下端。
如74LS20为14脚芯片，14脚为VCCGND。
若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。
二、TTL集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。
2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。
电源极性绝对不允许接错。
3、闲置输入端处理方法(1> 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。
但易受外界干扰，导致电路的逻辑功能不正常。
因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
<也可以串入一只1～10KΩ的固定电阻）或接至某一 (2> 直接接电源电压VCC固定电压(＋2.4≤V≤4.5V>的电源上，或与输入端为接地的多余与非门的输出端相接。
(3> 若前级驱动能力允许，可以与使用的输入端并联。
4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。
当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。
对于不同系列的器件，要求的阻值不同。
5、输出端不允许并联使用<集电极开路门(OC>和三态输出门电路(3S>除外）。
否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为，一般取R 了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc＝3～5.1 KΩ。
数电实验丨异或门-3_8译码器-模型机指令译码器
数字电路与逻辑设计实验一一、实验目的熟悉QuartusII仿真软件的基本操作，并用VHDL语言设计一个异或门。
二、实验内容1、熟悉QuartusII软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、波形设计）2、用VHDL语言设计一个异或门，最后仿真验证。
3、用VHDL语言设计一个3-8译码器，最后仿真验证。
4、用VHDL语言设计一个指令译码器，最后仿真验证。
第一部分：异或门①实验方法1、实验方法采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是Quartus II。
2、实验步骤1、新建，编写源代码。
(1).选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路（设置文件名XOR2.vhd—在【add】）-【properties】径+设置project name为XOR2）-【next】（type=AHDL）-【next】（family=FLEX10K；name=EPF10K10TI144-4）-【next】-【finish】 (2).新建：【file】-【new】（第二个AHDL File）-【OK】2、根据题意，画好原理图，写好源代码并保存文件。
原理图：3、编译与调试。
确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译，编译成功。
4、波形仿真及验证。
新建一个vector waveform file。
按照程序所述插入a,b,c三个节点（a、b为输入节点，c为输出节点）。
(操作为：右击 -【insert】-【insert node or bus】-【node finder】（pins=all；【list】）-【>>】-【ok】-【ok】)。
任意设置a,b的输入波形…点击保存按钮保存。
然后【start simulation】，出name C的输出图。
5、时序仿真或功能仿真。