四人抢答器的设计
四人抢答器设计报告
四人抢答器设计报告一、设计任务及要求1、设计用于竞赛的四人抢答器（1）有多路抢答器，台数为四；（2）具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警；（3）能显示超前抢答台号并显示犯规报警；2、系统复位后进入抢答状态，当有一路抢答键按下时，该路抢答信号将其余各路抢答封锁，同时铃声响起，直至该路按键放松，显示牌显示该路抢答台号；3、用VHDL语言设计符合上述功能要求的四人抢答器，并用层次设计方法设计该电路；4、完成电路全部设计后，通过系统实验箱下载验证设计课题的正确性。
二、四人抢答器框图及设计说明系统复位后，反馈信号为一个高电平，K1、K2、K3、K4输入有效。
当抢答开始后，在第一位按键后，保持电路低电平，同时送显示电路，让其保存按键的台号并输出，同时反馈给抢答台，使所有抢答台输入无效，计时电路停止；当在规定的时间内无人抢答时，倒计时电路输出超时信号；当主持人开始说话未说完有人抢先按键时，显示犯规信号。
当选手回答正确时加分，回答错误时减分。
由主持人控制加减分数。
三、设计思路：根据设计框图和设计要求，本次实验可以采用模块化设计方法来实现智力竞赛四人抢答器。
将抢答器划分为抢答鉴别保持模块，倒计时模块，记分模块和判断显示模块。
再利用元件例化语句将这四个模块组成总的抢答器的设计电路。
选用模式五进行程序的下载。
四、VHDL语言设计与分析1、鉴别模块library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity jianbie isport(nu1,nu2,nu3,nu4:in std_logic;clk,en,rst:in std_logic;warn:out std_logic;back:buffer std_logic;s:out std_logic_vector(3 downto 0));end jianbie;architecture jianbiebeh of jianbie issignal num,warnd:std_logic;signal cnt:std_logic_vector(2 downto 0);beginnum<=nu1 or nu2 or nu3 or nu4;p1:process(rst, nu1,nu2,nu3,nu4,back) --判断抢答信号beginif rst='1' then back<='1';s<="0000";elsif back='1' thenif nu1='1' then s<="0001";back<='0'; --一号台抢答，输出S为1 elsif nu2='1' then s<="0010";back<='0'; --二号台抢答，输出S为2elsif nu3='1' then s<="0011";back<='0'; --三号台抢答，输出S为3 elsif nu4='1' then s<="0100";back<='0'; --四号台抢答，输出S为4 else back<='1'; s<="0000"; --无人抢答，输出S为0end if ;end if;end process p1;p2:process(clk,en,back,rst,cnt)beginif rst='1' then cnt<="000";warnd<='0';elsif clk'event and clk='1' thenif en='0' and back='0' thenif cnt<"111" then warnd<=not warnd; cnt<=cnt+1;else warnd<='0';end if; end if;end if;end process p2;warn<=warnd;end jianbiebeh;鉴别保持模块由两个进程组成，进程一主要用于鉴别强大信号，进程二用于鉴别是否为超前抢答，若是超前抢答，则输出报警信号。
EDA课程设计—四人抢答器设计
EDA课程设计—四⼈抢答器设计摘要现代⽣活中，数字电路产品与我们接触的是越来越平凡了，包括计算机、电⼦表、智能仪器表及其它很多领域中，它给我们带来的不仅是⼯作上的⽅便，⽽且也给我们的⽣活娱乐添滋加彩。
这次EDA课程设计中，我做的是四⼈抢答器，基于设计要求，本⽂主要是从锁存器及计数器功能和VHDL语⾔着⼿，但侧重点在⽤VHDL语⾔上。
⾸先简单介绍⼀下数字电路、EDA、VHDL等的有关知识，其次介绍了⼀下设计要求和我的设计构想，再运⽤VHDL语⾔特点，写出程序代码，最后是⼀些总结和抢答器部分实验电路图与倒计时设计的电路图和⽤MAX+PLUSII软件仿真的结果部分图附录等部分。
关键词：置位；复位；锁存；计数器；七段显⽰器；MAX+PLUSII；译码器⽬录摘要： (1)引⾔: (2)⼀、设计任务及要求: (2)⼆、题⽬分析与整体构思: (2)三、VHDL程序设计: (3)四、⼼得体会及模型评价与推⼴: (5)附录: (6)参考⽂献: (10)引⾔数字电路主要是基于两个信号（我们可以简单的说是有电压和⽆电压），⽤数字信号完成对数字量进⾏算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。
EDA技术⼜称电⼦设计⾃动化，它是为解决⾃动控制系统设计⽽提出的，从70年代经历了计算机辅助设计（CAD），计算机辅助⼯程（CAE），电⼦系统设计⾃动化（ESDA）3个阶段。
前两个阶段的EDA产品都只是个别或部分的解决了电⼦产品设计中的⼯程问题；第三代EDA⼯具根据⼯程设计中的瓶颈和⽭盾对设计数据库实现了统⼀管理，并提出了并⾏设计环境概念，提供了独⽴于⼯艺和⼚家的系统级的设计⼯具。
VHDL（VERY HIGH SPEED INTEGRA TED CIRCUIT HARDW ARE DESCRIPTION LANGUAGE）语⾔最早是有美国国防部提出的，它⽀持⾏为领域和结构领域的硬件描述，并且可以从最抽象的系统级⼀直到最精确的逻辑级，在描述数字系统时，可以使⽤前后⼀致的语义和语法跨越多个层次，并且使⽤跨越多个级别的混合描述模拟该系统。
四人抢答器课程设计
四人抢答器课程设计一、课程目标知识目标：1. 学生能理解抢答器的基本原理，掌握其电路组成及功能。
2. 学生能运用所学的电子技术知识，设计并搭建一个四人抢答器电路。
3. 学生了解抢答器在现实生活中的应用，认识到电子技术在实际问题解决中的价值。
技能目标：1. 学生通过小组合作，提高团队协作能力和沟通技巧。
2. 学生掌握基本电路连接、调试和故障排除方法，提高动手实践能力。
3. 学生能够运用所学知识解决实际问题，提高创新能力和问题解决能力。
情感态度价值观目标：1. 学生对电子技术产生兴趣，培养积极探索、勇于实践的精神。
2. 学生在小组合作中，学会尊重他人、分享成果，培养团结协作的精神。
3. 学生认识到科技对生活的影响，增强社会责任感，激发为国家和民族发展贡献力量的意识。
课程性质：本课程为电子技术实践课程，结合理论知识，注重培养学生的动手实践能力和创新意识。
学生特点：五年级学生具有一定的电子技术基础，好奇心强，喜欢动手实践，善于合作交流。
教学要求：教师应注重引导学生运用所学知识解决实际问题，鼓励学生创新思维，关注学生在课程中的情感态度和价值观培养。
通过课程目标的分解，使学生在实践中达成具体的学习成果，为后续教学设计和评估提供依据。
二、教学内容本课程依据课程目标，结合教材第五章《电子技术应用》的内容，组织以下教学安排：1. 抢答器原理及电路组成：介绍抢答器的工作原理，分析电路的各个组成部分及其功能，使学生掌握抢答器的基本构成。
2. 电路搭建与连接：指导学生根据电路图，运用所学电子元件，搭建一个四人抢答器电路，并进行连接和调试。
3. 电路功能测试与优化：引导学生测试抢答器电路的功能，发现问题并进行优化，提高电路的稳定性和可靠性。
4. 抢答器在实际应用中的案例分析：分析抢答器在各类竞赛、游戏中的应用实例，让学生了解抢答器的实际价值。
教学内容进度安排：第一课时：抢答器原理及电路组成介绍第二课时：电路搭建与连接指导第三课时：电路功能测试与优化第四课时：抢答器实际应用案例分析教学内容关联教材章节：第五章《电子技术应用》：1. 抢答器原理及电路组成（5.1节）2. 电路搭建与连接（5.2节）3. 电路功能测试与优化（5.3节）4. 抢答器在实际应用中的案例分析（5.4节）三、教学方法本课程结合教材内容和课程目标，采用以下多样化的教学方法，以激发学生的学习兴趣和主动性：1. 讲授法：教师通过生动的语言和形象的表达，讲解抢答器的工作原理、电路组成等理论知识，为学生奠定基础。
4人抢答器课程设计
4人抢答器课程设计一、课程目标知识目标：1. 学生能够理解抢答器的电路原理，掌握基本的电子元件功能和使用方法。
2. 学生能够描述抢答器的工作流程，并解释其背后的科学原理。
3. 学生能够运用所学的电子知识，分析并解决抢答器在实际使用过程中可能遇到的问题。
技能目标：1. 学生通过小组合作，能够设计并搭建一个简单的4人抢答器电路。
2. 学生能够运用逻辑思维和问题解决能力，对抢答器进行调试和优化。
3. 学生能够在规定时间内，通过操作抢答器展示自己的学习成果。
情感态度价值观目标：1. 学生培养对电子科技的兴趣，激发探索精神和创新意识。
2. 学生在团队合作中，学会相互尊重、沟通协作，培养团队精神和责任感。
3. 学生通过实践活动，增强自信心，培养克服困难的意志品质。
课程性质：本课程为实践性、探究性的电子技术课程，注重理论知识与实际操作相结合。
学生特点：四年级学生具备一定的电子知识基础和动手能力，好奇心强，喜欢探索新事物。
教学要求：教师需引导学生通过小组合作、动手实践等方式，自主探索抢答器的工作原理，注重培养学生的创新能力和团队合作精神。
同时，关注学生的学习进度和情感态度，确保课程目标的实现。
在教学过程中，将课程目标分解为具体的学习成果，以便进行有效的教学设计和评估。
二、教学内容1. 电子元件基础知识：介绍抢答器中涉及的电子元件，如按钮、LED灯、晶体管、继电器等，结合教材相关章节，让学生理解各元件的功能和电路符号。
2. 电路原理：讲解抢答器的电路设计，包括基本电路图、电路连接方式、工作原理等，结合教材中的电路知识，让学生掌握抢答器电路的构成。
3. 制作与调试：引导学生分组进行抢答器制作，按照教学大纲逐步完成电路搭建、调试和优化，确保学生能够将理论知识应用于实际操作。
4. 抢答器工作流程：分析抢答器的工作流程，包括抢答、计时、显示等环节，结合教材内容，让学生深入理解抢答器的工作原理。
5. 故障分析与排除：教授学生如何分析抢答器可能出现的故障，掌握基本的故障排除方法，提高学生的问题解决能力。
4人智力竞赛抢答器设计
4人智力竞赛抢答器设计(2009-12-13 15:42:40)转载标签：智力竞赛锁存器倒计时选手计数器it 分类：数字电路课题4人智力竞赛抢答器一、设计内容及要求设计一台可供4名选手参加比赛的智力竞赛抢答器，具体要求如下：1、4名选手编号为；1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
2、给主持人设置一个控制按钮，用来控制系统清零（编号显示、数码管熄灭）和抢答的开始。
3、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在编号显示器上显示该编号，扬声器给出音响提示，同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4、抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，要求定时器开始倒计时，并用定时显示器显示倒计时时间，同时扬声器发出音响，音响持续0.5秒。
参赛选手在设定时间（9秒）内抢答有效，此时扬声器发出0.5秒音响，同时定时器停止倒计时，显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
5、如果定时抢答时间已到，却没有选手抢答时，本次抢答无效。
系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、系统原理框图三、工作原理电路由脉冲产生电路，锁存电路，编码及译码显示电路，倒计时电路和音响产生电路组成。
当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经4线7段译码器将数字显示在显示器上，同时产生相应的音响效果。
主持人按开始键时，倒计时电路启动由9计到0，如有选手抢答，倒计时停止。
四、单元电路设计参数计算及元器件选择1. 编码电路编码器的作用是把锁存器的输出转化成8421BCD码，送给7段显示译码器。
其真值表为：2. 锁存器电路该电路的作用是捕捉按键按下的阶跃信号并锁存。
电路如下图所示：3. 倒计时显示电路该电路使用十进制计数器74LS190，主持人宣布开始时，按下按钮，同时使计数器置数为“9”，在脉冲作用下开始倒计时并在显示器上显示，直到零时停止。
数电四人智力抢答器课程设计
设计题目：简易智力竞赛抢答器的设计与制作一、设计要求抢答器可供四组抢答，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
智力竞赛抢答器是用来判断哪一个预定状态首先发生的电路，主要由开关阵列电路、触发锁存电路、显示电路几部分构成。
二、总体设计电路由选手和主持人开关、触发锁存电路、抢答鉴别电路和显示电路组成。
三、单元电路设计1、选手开关和主持人开关选手开关由下面四个开关组成，四位抢答者通过开断各自的开关开关实现抢答，给译码器输入高低电平，其中低电平为有效信号2Q03Q17Q16Q210Q211Q315Q314D04D15D212D313CLK9MR1+5V200200200200R4CV5TR2GND1TH6DC7Q3VCC847K47K0.01U0.01UFGND+5V910121374LS04246810874LS2013121245674LS20GNDLED74LS1752、触发锁存电路此电路有74LS175组成。
它具有以下功能：①清零功能用集成触发器清除端实现，由主持人输入手动负脉冲控制②四个抢答键控制功能有按键实现③显示功能用数字逻辑箱中的发光二极管实现④脉冲信号控制功能由主持人输入手动正脉冲控制74LS175真值表如下GN10K 10K 10K 10K47K47K0.01UFGND135911LED4、显示电路电路由四个发光二极管和四个200欧电阻串联组成，哪个选手先抢到对应的灯即亮。
1TH6 DC7 Q3847K47K0.01UF GND+5V5、时钟脉冲电路由555定时器和两个0.01uF 的电容和470欧姆的电阻组成多谐振荡。
2Q03Q17Q16Q210Q211Q315Q314D0D1D2D3CLK MR200200200200910121374LS04874LS2013121274LS20GND LED74LS175四、总电路图抢答开始时，主持人清楚信号按下复位开关，74SL175的输出Q1~Q全为0，所有发光二极管LED均熄灭。
四人竞赛抢答器PLC程序设计
四人竞赛抢答器PLC程序设计
控制要求
设计四人竞赛抢答器，首先主持人给出题目，并按下开始抢答按钮，开始抢答 信号灯亮后可以抢答，先按下按钮的抢答信号灯亮，后按下抢答按钮的信号灯 不亮。
抢答结束后。
如果主持人未按下开始抢答按钮，开始抢答灯未亮时，抢答者按下按钮，则抢 答信号灯闪烁，表示犯规。
主持人对抢答状态确认后，按下复位按钮，系统继续 允许各队人员抢答，直至又有一队抢先按下抢答按钮。
IO分配
梯形图
程序设计的抢答信号灯，是在主持人按下抢答按钮后才有效，而且只要有一个抢答
信号之后，其他的均无效。
当主持人按下抢答按钮SB1，X0输入信号有效，中间继电器M0为ON，M0的常开触
点控制Y0输出为ON。
如果输入信号X1有效，中间继电器M1为ON，使Y1输出为ON
，同时M1常闭触点断开，将其他抢答器的控制断开，X2 X3 X4输入有效时，与X1输
入有效时类似。
当按下复位按钮时，X5输入有效，使中间继电器M0复位，使Y0输出为OFF，一次抢
答结束。
在按下抢答按钮之前如果有人按下抢答器，以X1输入信号有效为例，使M1为ON，通过 M8013 输出1S 的时钟脉冲信号，控制Y0的闪烁，按下X5，使抢答信号灯熄灭。
其他与 X1输入有效时类似。
四人抢答器课程设计
四人抢答器课程设计
课程名称：四人抢答器
课程目标：
1.学会如何使用四人抢答器进行竞赛游戏。
2.培养学生的竞赛意识和团队合作精神。
3.提高学生的反应速度和敏捷度。
4.让学生在游戏中体验到快乐的学习氛围。
教学内容：
1.什么是四人抢答器，其原理和使用方法。
2.如何进行四人抢答游戏。
3.游戏规则和注意事项。
4.不同游戏场景下的四人抢答器应用。
教学步骤：
1.介绍四人抢答器的知识，说明其原理和使用方法。
2.进行四人抢答游戏，让学生亲身体验到游戏的快乐。
3.讲解游戏规则和注意事项，引导学生遵守游戏规则，避免出
现不必要的纠纷。
4.让学生分为不同的小组，进行四人抢答器的竞赛。
5.设计不同的游戏场景，如知识问答、歌曲鉴赏、画线速度等，让学生在不同的场景下进行游戏。
6.教师进行点评，评选出表现最好的小组和个人。
教学效果评价：
1.学生能够熟练掌握四人抢答器的原理和使用方法。
2.学生能够遵守游戏规则和注意事项，团队合作精神得到了锻炼。
3.学生的反应速度和敏捷度得到了提升。
4.学生在游戏中体验到了快乐的学习氛围。
教学资源准备：
1.四人抢答器设备。
2.游戏题目和问答材料。
3.奖品或荣誉证书。
4.教室或活动场地。
教学扩展：
1.学生可以在家庭聚会或校内比赛中使用四人抢答器进行竞赛。
2.学生可以设计自己喜欢的游戏场景和题目，与同学们进行游
戏交流。
3.老师可以利用四人抢答器进行课堂互动，检测学生的学习情况。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西安邮电学院数字电路课程设计报告书系部名称：学生姓名：专业名称：班级：实习时间：题目：四人抢答器一、课程设计目的本次课程设计主要是配合《数字电路与逻辑设计》理论课程而设置的一门实践性课程，起到巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想的效果。
二、初始条件：本课程设计，要求用集成电路：74LSl48，74LS75，74LS48，74LSl61，74LS00，74LS20，555和数码管等其它器件等，实现四路定时抢答功能。
三、要求完成的主要任务:1、可同时供4名选手（或代表队）参赛，其编号分别是1到4，各用一个抢答按钮，按钮的编号与选手的编号相对应。
给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
2、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在数码管上显示选手的编号，同时封锁输入电路，禁止其它选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
3、抢答器具有定时抢答的功能，且一次抢答的时间为10秒。
当主持人启动“开始”键后，要求定时器立即进行倒计时，并用显示器显示。
4、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。
5、在主持人未按下开始键时，如有人抢答犯规，在显示器上锁存并闪烁犯规选手的编号。
6、确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。
1功能介绍1.1主要功能介绍（1）抢答器最多可供4名选手参赛，编号为1~4号，各队分别用一个按钮（分别为J1、J2、J3、J5）控制，并设置一个系统清零和抢答控制开关J4,J7，该开关由主持人控制。
（2）抢答器具有数据锁存功能,并将锁存数据用LED数码管显示出来，直到主持人清零。
（3）开关J4作为清零及抢答控制开关（由主持人控制），当开关J4被按下时抢答电路清零，当开关J7松开后则允许抢答。
输入抢答信号由抢答按钮开关J1、J2、J3、J5实现。
（4）有抢答信号输入（开关J1、J2、J3、J5中的任意一个开关被按下）时，并显示出相对应的组别号码。
此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持” 第一个开关按下时所对应的状态不变。
设计要求1.2扩展功能介绍（1）抢答器具有定时抢答的功能，且一次抢答的时间为10秒。
当节目主持人启动“开始”键后，要求定时器立即倒计时，并用显示器显示。
（2）参加选手在未开始抢答时按下抢答键，则犯规。
显示器上显示选手的编号。
（3）参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
（4）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，封锁输入电路，禁止选手超时后抢答，时间显示器上显示0。
2总体方案设计设计要求（1）主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。
（2）用数码管显示，正常抢答后显示抢到的队号，如果犯规则显示队号。
（3）如果10秒内没有抢答，则说明该题超时作废，用0表示。
（4）复位键用于恢复犯规或超时状态如图1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。
定时器倒计时。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
图13单元模块设计3．1抢答器控制端电路功能介绍设计电路见图2所示。
电路选用优先编码器74LS148 和锁存器74LS75 来完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
工作过程：开关J5置于"清除"端时，RS触发器的R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）＝0，使之处于工作状态。
当开关J5断开，J6置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下J2），74LS148的输出经RS锁存后，CTR=1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=010,经译码显示为“2”。
此外，CTR＝1，使74LS148 优先编码工作标志端（图中2号端）＝1，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，74LS148的此时由于仍为CTR＝1，使优先编码工作标志端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将J5开关重新置“清除”然后才可能进行。
图23．2定时时间电路功能介绍原理及设计：该部分主要由555定时器秒脉冲产生电路、十六进制同步加法计数器，74LS161倒计时计数电路、74LS48译码电路和1个7段数码管即相关电路组成。
具体电路如图3所示。
一块74LS161实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74161的预置数控制端实现预置数，由节目主持人根据共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制74LS48使0显示，同时以后选手抢答无效。
图33.3振荡电路555定时器是一种多功能的中规模集成器件，它的结构比较复杂，在定时器内部，一般包含20多只晶体管，10多个电阻和数值电容。
本系统需要产生频率为500KHZ的脉冲信号，用于为161道计数提供CP信号，及频率为1HZ信号用于计时电路。
以上电路可用555定时器组成4主要芯片介绍4．1 优先编码器74LS14874LS148为8线－3线优先编码器，表，表,图74LS148管脚图表4.1.2 74LS148 8线—3线二进制编码器真值表74LS148工作原理如下：该编码器有8个信号输入端，3个二进制码输出端。
此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。
这种情况被称为输入低电平有效，输出也为低电来有效的情况。
当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。
表明编码器处于工作状态，否则为1。
由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。
EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。
从功能表不难看出，输入优先级别的次为7，6，……，0。
输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。
例如5为0。
且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理4.2 锁存器74LS75其中75锁存器的DO~D3接四位选手的开关，其输出通过48译码器接到数码管显示选手的编号。
在此图中用四个二极管代替。
QI非~Q3非通过20芯片四输入与非之后又通过00芯片和主持人与非，结果接到75芯片的使能端。
可以实现选手的锁存。
图4.2. 75锁存器及部分电路图4.3 计数器74LS161图4.3. 74LS161管脚引线图各种管脚的功能如下：16号管脚：VCC:接5伏电压15号管脚：CO 进位输出14~11号管脚：信号输出10号管脚：CTT9号管脚：置数端8号管脚：GND 接地7号管脚：CTP6~3号管脚：信号输入2号管脚：接CP1号管脚：清零端1号管脚为异步清零端，当CR非=0时，Q0~Q3均为0。
10号管脚LD非（低电平有效）为置入控制端，当CR非=1、LD非=0时，在CP时钟的上升沿作用下，外加输入数据D0~D3同时置入，及Q0=D0，Q1=D1，Q2=D2，Q3=D3。
CTP，CTT为计数控制信号，在CR非=1，LD非=1的情况下，CTP=1,CTT=1完成4为二进制加法计数；CTT=0，CTP=1时，电路中各级触发器的状态处于保持状态，而输出CO=0；CTT=1，CTP=0时电路各级触发器均处于保持。
5四人抢答器仿真按照总体电路图在仿真软件Ewb512上一一选择芯片并进行连接。
分两部分进行测试，一部分测试选手的编号能否正常的通过数码管显示；另一部分测试倒计时模块。
最后将两部分连接起来，测试整体的效果。
6系统调试把上面所设计的单元电路连接起来可得到整体电路。
7.1抢答显示功能测试7.2清零功能测试7.3倒计时功能测试7参考文献【1】王毓银数字电路逻辑设计. 北京：高等教育出版社. 2003西安邮电学院电信系数字电路课程设计过程考核表西安邮电学院电信系数字电路课程设计成绩鉴定表。