数字逻辑课件第6章计数器
合集下载
数字逻辑第六章课件
2. 应用举例
A3 =0时，片Ⅰ工作，片Ⅱ禁止
(1)功能扩展(利用使能端实现)
仿真 扩展位 控制 图3-9 用两片74LS138译码器构成4线—16线译码器 A3 =1时，片Ⅰ禁止，片Ⅱ工作 使能端
(2) 实现组合逻辑函数F（A，B，C）
F ( A, B, C ) mi (i 0 ~ 7)
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1
Si Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai ( Bi Ci 1 Bi Ci 1 ) Ai ( Bi Ci 1 Bi Ci 1 ) Ai ( Bi Ci 1 ) Ai ( Bi Ci 1 ) Ai Bi Ci 1
试将8421BCD码转换成余3BCD码 （1）真值表 （2）卡诺图
0 1 2 3 4 5 6 7 8 9 10 8421码 余3码 B3 B2 B1 B0 E3 E2 E 1 E0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0
Yi S mi mi ( S 1, i 0,1,2,7)
比较以上两式可知，把3线—8线译码器 74LS138地址输入端（A2A1A0）作为逻辑函数的输 入变量（ABC），译码器的每个输出端Yi都与某一 个最小项mi相对应，加上适当的门电路，就可以利 用译码器实现组合逻辑函数。
计数器(Counter) 数电课件
市场上能买到的集成计数器一般为二进制和8421BCD码十进制计数器，如果需要其他 进制的计数器，可在现有的二进制或十进制集成计数器的基础上，利用其清零端或预置数 端，外加适当的门电路，从而构成按自然态序进行计数的N进制计数器。
2. N进制计数器的构成方法
Ⅰ. 用同步清零端或置数端归零构成N进制计数器
数器。 M通常又叫做计数器的容量，或计数器的计数长度。
3. 分类
Ⅰ. 计数器按计数进制可分为二进制计数器、十进制计数器和N进制计数器； Ⅱ. 按计数的增减趋势可分为加法计数器、减法计数器和可逆计数器；
Ⅲ. 按计数器中各触发器的状态翻转是否与计数脉冲同步分为同步计数器和异步计数器。
二、二进制计数器 1. 二进制同步计数器
CP0 CP
CP1 Q0n CP2 Q1n
CP3 Q0n
Q n 1 0
Q0n
Q n 1 1
Q3n Q1n
Q n 1 2
Q2n
Q n 1 3
Q2nQ1n
D触发器特性方程 ⑥. 驱动方程组
Qn1 D
D0 Q0n；
二进制同步减法计数器的级间连接规律 ①. 驱动方程组
T0 J0 K0 1；
T1 J1 K1 Q0n；
T2 J2 K2 Q1n Q0n；
L
L
Ti
Ji
Ki
Q Q n n i1 i2
L
Q1n Q0n
i 1
Q
n。
j
2. N进制计数器的构成方法
Ⅰ. 用同步清零端或置数端归零构成N进制计数器
数器。 M通常又叫做计数器的容量，或计数器的计数长度。
3. 分类
Ⅰ. 计数器按计数进制可分为二进制计数器、十进制计数器和N进制计数器； Ⅱ. 按计数的增减趋势可分为加法计数器、减法计数器和可逆计数器；
Ⅲ. 按计数器中各触发器的状态翻转是否与计数脉冲同步分为同步计数器和异步计数器。
二、二进制计数器 1. 二进制同步计数器
CP0 CP
CP1 Q0n CP2 Q1n
CP3 Q0n
Q n 1 0
Q0n
Q n 1 1
Q3n Q1n
Q n 1 2
Q2n
Q n 1 3
Q2nQ1n
D触发器特性方程 ⑥. 驱动方程组
Qn1 D
D0 Q0n；
二进制同步减法计数器的级间连接规律 ①. 驱动方程组
T0 J0 K0 1；
T1 J1 K1 Q0n；
T2 J2 K2 Q1n Q0n；
L
L
Ti
Ji
Ki
Q Q n n i1 i2
L
Q1n Q0n
i 1
Q
n。
j
数字电路说课计数器ppt课件
上一页 目 录 下一页 退出
说教学过程
(二)讲授新课
１精讲环节 （异步计数器（加计数））
“ 1” 1J
CP CP0 C1 1K
“ 1” Q0
1J CP1 C1
1K
(a)
“ 1”
CP
Q1
1J
Q2 Q0
CP2 C1
Q1
1K
Q2
CP1 CP2
(b)
三位二进制异步加法计数器的逻辑图和波形图(下降沿)Ffffff
异步高
频率/MHz 32 32 25 25 25 25
25
Ffffff
说教学过程
(二)讲授新课
１精讲环节 （74LS90）
计数 脉冲 CP
QA CP1 CP2
QB QC QD 74L S90
QA 最低 位 (L S B)
计数脉冲 M＝ 2
CP CP1
CP2
(a)
QB QC QD 最高 位 (MSB)
说教学过程
(二)讲授新课
１略讲环节 （异步计数器（加计数））
CP
1D CP CP0 C1
Q0
1D
CP1 C1 Q0
Q1
1D
CP2
C1
Q1
(a)
Q0
Q2
Q0
Q2
Q1 Q1
Q2
CP1 CP2 (b)
三位二进制异步加法计数器的逻辑图和波形图(下降沿)
Ffffff
说教学过程
(二)讲授新课
１略讲环节 （异步计数器（减计数））
(二)讲授新课
设计环节（74LS90）
QA QB QC QD CP
CP1 74LS90 CP2
S9(1) S9(2) R0(1) R0(2)
说教学过程
(二)讲授新课
１精讲环节 （异步计数器（加计数））
“ 1” 1J
CP CP0 C1 1K
“ 1” Q0
1J CP1 C1
1K
(a)
“ 1”
CP
Q1
1J
Q2 Q0
CP2 C1
Q1
1K
Q2
CP1 CP2
(b)
三位二进制异步加法计数器的逻辑图和波形图(下降沿)Ffffff
异步高
频率/MHz 32 32 25 25 25 25
25
Ffffff
说教学过程
(二)讲授新课
１精讲环节 （74LS90）
计数 脉冲 CP
QA CP1 CP2
QB QC QD 74L S90
QA 最低 位 (L S B)
计数脉冲 M＝ 2
CP CP1
CP2
(a)
QB QC QD 最高 位 (MSB)
说教学过程
(二)讲授新课
１略讲环节 （异步计数器（加计数））
CP
1D CP CP0 C1
Q0
1D
CP1 C1 Q0
Q1
1D
CP2
C1
Q1
(a)
Q0
Q2
Q0
Q2
Q1 Q1
Q2
CP1 CP2 (b)
三位二进制异步加法计数器的逻辑图和波形图(下降沿)
Ffffff
说教学过程
(二)讲授新课
１略讲环节 （异步计数器（减计数））
(二)讲授新课
设计环节（74LS90）
QA QB QC QD CP
CP1 74LS90 CP2
S9(1) S9(2) R0(1) R0(2)
《电工电子技术》课件——计数器
&
Q3 Q2 Q1 Q0
RD
74LS161 CP
LD EP ET
1
Q3 Q2 Q1 Q0 0000
1010 1001
0001
0010
0011 0100
1000 0111
0110 0101
（二）集成计数器 74LS192
D C BO CO LD D D
74LS192
D
74LS192 是一个同步十进制可逆计数器。
计算并列状 态转换表。
功能描述。 作状态转移图。
写各触发器的 激励方程— —驱动方程。
写状态方程。
（一）同步时序电路分析方法
例：图所示电路，由两个JK触发器、一个异或门和一个与门组成， 是同步时序逻辑电路。对其分析如下：
（1）写出时钟方程、驱动方程：
时钟方程：CP0 = CP1 = CP↓
驱动方程：J0 = K0 = 1 J1 = K1 = X⊕Q0n
同步计数器
异步计数器
所有触发器的时 钟控制端相同
所有触发器同步 触发动作
触发器的时钟控制 端输入不同
所有触发器不是同 步触发动作
概述
相同时钟控制端的同步触发
不同时钟控制端的异步触发
概述
2. 计数器按计数器增减趋势，分为：
加法计数器
减法计数器
可逆计数器
在 CP 脉冲下 累加计数
在 CP 脉冲下 累减计数
当 X = 0 时，J1 = K1 = Q0n
当 X = 1 时，J1 = K1 = Q0n
Q
Q
Q
Q
（一）同步时序电路分析方法
例：图所示电路，由两个JK触发器、一个异或门和一个与门组成， 是同步时序逻辑电路。对其分析如下：
计数器课件
04
计数器的常见故障及排除方法
计数器不计数故障及排除方法
电源故障
检查电源插头是否松动 或脱落，电源开关是否
打开。
传感器故障
检查传感器是否松动或 损坏，如有需要更换。
电路故障
检查电路板排线脱落， 芯片是否有烧毁痕迹。
排除方法
重新安装电源插头，打 开电源开关，更换损坏 的传感器，修复或更换
电路板。
计数器计数值不准确故障及排除方法
智能化发展
智能化是计数器技术的重要发展方向。通过与人工智能技 术的结合，计数器能够实现自适应学习、预测等功能，提 高计数的智能化水平。
多样化应用
计数器技术已经广泛应用于各个领域，如工业生产、医疗 保健、交通运输等。未来，计数器技术将进一步拓展应用 领域，满足更多行业的需求。
未来计数器在各个领域的应用前景
计计数器的基本原理 • 计数器的应用场景 • 计数器的常见故障及排除方法 • 计数器的维护与保养 • 计数器的发展趋势与展望
01
计数器概述
定义与作用
定义
计数器是一种用于记录、统计、显示 数字的电子设备。
作用
计数器广泛应用于各个领域，如工业 自动化、商业零售、交通运输等，用 于实现数字的精确记录和统计，提高 工作效率和准确性。
计数器无法清零
检查清零按键是否正常工作， 如有需要更换。
排除方法
更换损坏的显示屏，更换损坏 的清零按键或参数设置按键。
05
计数器的维护与保养
计数器的日常维护
清洁
定期清洁计数器表面，保持干净整洁。
防潮
保持计数器工作环境的干燥，避免潮湿环境导致电路板受潮。
防尘
避免灰尘进入计数器内部，影响计数器的正常工作。
数字电子技术基础课件 第6章2(共35张PPT)
2、可以用一个或多个十进制计数器组成任意进制的计数器，具体可以采用 置零法和置数法。
作业：第4版 P302 题5.9 题 5.10 第5版 P349 题6.12 题6.14
异步二进制加法计数器 异步二进制减法计数器
（三）、任意进制计数器的构成方法
（一）、同步计数器 1、同步二进制加法计数器
10110 11
+
1
1011100
用T触发器构成的
同步二进制加法计数器
驱动方程
将驱动方程代入如下特性方程得状态方程
状态方程
输出方程
状态转换表
状态转换图
时序图
2、同步二进制减法计数器
第六章 时序逻辑电路
一、概述
二、同步时序逻辑电路的分析方法 三、若干常用时序逻辑电路
1、寄存器和移位寄存器
2、计数器
四、同步时序逻辑电路的设计方法
第一讲
第二讲
第三讲
第六章 时序逻辑电路 (第二讲）
计数器
计数器是典型的时序电路，所谓计数，就是统计时 钟脉冲（CLK）的个数。还可以用于分频、定时、产 生节拍脉冲和脉冲序列以及进行数字运算等。
10110 0 0
-
1
用T触发器构成的
同步二进制减法计数器
3、同步十进制 加法计数器
驱动方程
状态方程
输出方程
CQ0Q3
状态转换表
状态转换图
同步十进制加法计数器74160
同步计数器同样有传输延迟时间，但触发器之间无延迟，而是共同对被计数CLK的延迟。
四、同步时序逻辑电路的设计方法
+
1
关于同步计数器的传输延时时间问题
2、 由下降沿T触发器构成的异步二进制减法计数器
作业：第4版 P302 题5.9 题 5.10 第5版 P349 题6.12 题6.14
异步二进制加法计数器 异步二进制减法计数器
（三）、任意进制计数器的构成方法
（一）、同步计数器 1、同步二进制加法计数器
10110 11
+
1
1011100
用T触发器构成的
同步二进制加法计数器
驱动方程
将驱动方程代入如下特性方程得状态方程
状态方程
输出方程
状态转换表
状态转换图
时序图
2、同步二进制减法计数器
第六章 时序逻辑电路
一、概述
二、同步时序逻辑电路的分析方法 三、若干常用时序逻辑电路
1、寄存器和移位寄存器
2、计数器
四、同步时序逻辑电路的设计方法
第一讲
第二讲
第三讲
第六章 时序逻辑电路 (第二讲）
计数器
计数器是典型的时序电路，所谓计数，就是统计时 钟脉冲（CLK）的个数。还可以用于分频、定时、产 生节拍脉冲和脉冲序列以及进行数字运算等。
10110 0 0
-
1
用T触发器构成的
同步二进制减法计数器
3、同步十进制 加法计数器
驱动方程
状态方程
输出方程
CQ0Q3
状态转换表
状态转换图
同步十进制加法计数器74160
同步计数器同样有传输延迟时间，但触发器之间无延迟，而是共同对被计数CLK的延迟。
四、同步时序逻辑电路的设计方法
+
1
关于同步计数器的传输延时时间问题
2、 由下降沿T触发器构成的异步二进制减法计数器
数字逻辑-第6讲
计数顺序
N 进制 计数器 计数规 律举例0 1 2 3 4 5
计 数 状 态 Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0
具有 5 个独 立的状态，计满 5 个计数脉冲后， 电路状态自动进 入循环。故为五 进制计数器。
计数的最大数目称为计数器的“模”，用 M 表示。 模也称为计数长度或计数容量。 五进制计数器也称模 5 计数器；十进制计数器则 n 个触发器有 2n 种输出，最多可实现模 2n 计数。 为模 10 计数器；3 位二进制计数器为模 8 计数器。
Q
Q
Y
n 1 Q2n1 1 0 2 n 1 Q1n 1 1 0 1 n 1 0 0 Q0n 1 1 1 0
0 1 0 1 0 1 0
Y 0 1 1 00
1
1
1
0 1 0 1 0 1 0 1
1 1 1 1 0 0 0 0
0 0 0 0 1 1 0 0
时序电路的一般方框图如下：
X(x1,x2…xi)代表输入信号 Y(y1,y2…yj)代表输出信号
Q(q1,q2…ql)代表存储电路的 输出
Z(z1,z2…zk)代表存储 电路的输入信号
这些信号之间的关系可用三个向量函数表示: Y(tn) = F[X(tn),Q(tn)] Q(tn+1) = G[Z(tn),Q(tn)] Z(tn) = H[X(tn),Q(tn)] 输出方程 状态方程 驱动方程
计数器用作分频器
CP Q0 Q1 计数器为什么能用作分频器？ 怎么用？
f Q0 1 f CP 2 1 f CP 4 1 f CP 8 1 f CP 16
f Q1
f Q2 f Q3
第六章 时序逻辑电路计数器
EP ET
CLK Q0 Q1 Q2
C LD LD R D RD Q3
（b）功能表
图6.3.9 4注：74161和74LS161只是内部电路结构有些区别。74LS163 也是4位二进制加法计数器，但清零方式是同步清零
01
01
0
6.3.2 计数器
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
Ti Qi 1Qi 2 ...Q0 T0 1
T 触发器
1.定义： 凡在时钟信号作用下，具有表5.6.3所示功能的触 发器称为T 触发器 表5.6.3
在数字电路中，凡在 CP 时钟脉冲 控制下，根据输入信号T取值的不 同，具有保持和翻转功能的电路 ，即当 T=0 时能保持状态不变 ， T=1 时一定翻转的电路，都称为 T 触发器。 2.特性方程： 由特性表可得
(a)逻辑图形符号 （b）功能表 图6.3.12 同步十六进制可逆计数器74LS193的图形符号及功能表
6.3.2 计数器
2. 同步十进制计数器：
①加法计数器 基本原理：在四位二 进制计数器基础上修 改，当计到1001时， 则下一个CLK电路状 态回到0000。
T1 Q0 Q0Q3
6.3.2 计数器
K1 ＆ T3 J Q3 6 7 8 9 10 11 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 1 0 1 3 2 1 0 9 0 0 0 1 0
C K1
6.3.2 计数器
其逻辑电路如图6.3.15所示
驱动方程：
T0 1 (Q3 Q2 Q1 ) T1 Q0 Q0 (Q1 Q2 Q3 ) T2 Q1 Q1 Q0 T3 Q2
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
典型同步时序电路的设计实现
（1） 基于触发器的设计
（2） 基于中规模时序器件的设计
（3）基于硬件描述语言的建模
基于触发器的典型同步时序电路设计步骤
1）根据已知的状态数画出状态图； 2）对状态进行编码； 3）画出编码后的卡诺图形式的状态表（状态矩阵）； 4）写出状态方程； 5）选择触发器类型（本课程要求D或JK）； 6）求出触发器的最简激励方程； 状态方程法（掌握）
01 1 1 1 1
11 10 1 0 1 0 1 0 1 0
J2K2
J3=K3=Q2Q1
Q4 Q3
J2=K2=Q1
Q 2 Q1
00 01 11 10
00 01 11 1 1 1 1 1 1 1 1 1 1 1 1
J1K1
10 1 1 1 1
J1=K1=1
Di (Qi 1 Qi 2 Q1 ) Qi D1 Q1
i1
你能根据此规律，画出五位二进制加1计数器的电路图吗？
例2：试用JK触发器设计一个四位二进制同步加1计数器。 1）~ 4）同例1，得到状态方程并整理JK触发器形式
Q 4 ( t 1 ) Q 4Q 3Q 2Q1 Q 4 Q 2 Q 4 Q 3 Q 4 Q1 Q 3Q 2Q1 Q 4 Q 3Q 2Q1 Q 4 Q 3 ( t 1 ) Q 3 Q 2 Q 3 Q1 Q 3Q 2Q1 Q 2Q1 Q 3 Q 2Q1 Q 3 Q 2( t 1) Q1 Q 2 Q1 Q 2 Q 1( t 1 ) Q 1 1 Q1 0 Q1
描述组合逻辑
在QuartusⅡ中进行功能仿真
按功能：加法计数器、减法计数器、可逆计数器
按时序：异步计数器（串行计数）、
同步计数器（并行计数）
按码制：任意编码计数器
6.1.1 二进制同步计数器的设计与描述
例1：试用D触发器设计一个四位二进制同步加1计数器。
1）状态图： 0
CP1
1
CP2
2
CP3
3
CP4
4
CP5
5
CP16
15
CP15
14
2）状态编码：Q4Q3Q2Q1 0000
0
0 0 1
0
1 1 1
1
0 0 1
1
0 1 0
0
0 0 1
1
1 1 …… 1
0
0 1 1
0
1 0 1
……
1
1
1
1
0
0
0
0
3）建立卡诺图形式的状态表（状态矩阵）：
Q 2 Q1
Q4 Q3
00 01 11 10
00 000 0 10 110 10 0
01
1 1 1 1 0 0 10 0 110 1110 10 10
根据J-K触发器特性方程 Q( t 1) J Q t K Qt 的特点，在现态的 反变量区求 J ,在现态的原变量区求 K 。 例如：在Q3的原变量区域（子卡诺图），可求得K3，进而求得K3。
K 3 Q 2 Q1
K 3 Q 2 Q1
在 Q3 的反变量区域（子卡诺图），可求得 J3 。
D4 (Q3 Q2 Q1 ) Q4
整理可得
D3 (Q2 Q1 ) Q3 D 2 Q 2 Q1 D1 Q1
7）画出电路图
D Q
CP
1
Q
Q1
D4 (Q3 Q2 Q1 ) Q4 D3 (Q2 Q1 ) Q3 D 2 Q 2 Q1 D1 Q1
&
=1
D
11 0 10 0 10 0 0 0000 110 0
10 00 11 0 111 1111 10 11
Q4 ( t 1) Q3 ( t 1) Q2 ( t 1) Q1( t 1)
4）求状态方程：
Q 4 ( t 1 ) Q 4Q 3Q 2Q1 Q 4 Q 2 Q 4 Q 3 Q 4 Q1 Q 3 ( t 1 ) Q 3 Q 2 Q 3 Q1 Q 3Q 2Q1 Q 2 ( t 1 ) Q 2Q1 Q 2 Q1 Q 1( t 1 ) Q 1
5）激励方程
6）电路图
J4=K4=Q3Q2Q1 J3=K3=Q2Q1 J2=K2=Q1 J1=K1=1
7）分析 当采用JK触发器构造二进制同步计数器时，随位数的增加，触发器 输入端J、K的表达式结构是有规律的。即任意位二进制加1计数器，采用 JK触发器设计时，满足：
见教材P201
K i J i Qi 1 Qi 2 Q1 J1 K1 1
Q
2
Q
Q2
=1
D
Q
3
Q
Q3
&
=1
D
Q
4
Q
Q4
8）分析
D4 (Q 3 Q 2 Q1 ) Q4 D3 (Q 2 Q1 ) Q 3 D 2 Q 2 Q1 D1 Q1
当采用D触发器构造二进制同步计数器时，随位数 的增加，触发器输入端D的表达式结构是有规律的。即 任意位二进制加1计数器，采用D触发器设计时，满足：
K i J i Qi 1 Qi 2 Q1 J1 K1 1
i1
你能根据此规律，画出五位二进制加1计数器的电路图吗？
以下激励表法、卡诺图分区法课件 供学生自学时参考！
例：试用JK触发器设计一个四位二进制同步加1计数器。（激励表法）
Q 2 Q1
Q4 Q3
00 01 11 10
11 0 1 1 0
10 0 0 0 0
J4 K4
Q4 Q3
Q 2 Q1
00 01 11 10
00 01 11 10 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0
J3K3
Q4 Q3
Q 2 Q1
00 01 11 10
00 0 0 0 0
Q4 (t 1) Q4 Q3 Q2 Q1 Q4 Q3 Q2 Q1
与特性方程比较，有J4=K4=Q3Q2Q1
阻塞法
余下内容，请同学自己完成
例：已知四位二进制同步加1计数器的状态表，试用卡诺图分区法并采 用JK触发器进行设计。
Q 2 Q1
00 01 Q3原变量区 11 10
Q4 Q3
CP1
0001
CP2
0010
CP3
0011
CP4
0100
CP5
0101
CP16
1111
CP15
1110
状态转移表（次态真值表） Q4(t) Q3(t) Q2(t) Q1(t) 0 0 0 0 0 0 0 0 1 0 1 0 Q4(t+1) Q3(t+1) Q2(t+1) Q1(t+1) 0 0 0 0 0 0 0 1 1 1 0 1
11 0 10 0 10 0 0 0000 110 0
10 00 11 0 111 1111 10 11
Q4 ( t 1) Q3 ( t 1) Q2 ( t 1) Q1( t 1)
用状态方程法求解——将根据状态表求出的状态方程转换成J-K触发
器特性方程
Q( t 1) J Q t KQt 形式，求出激励方程J , K。
4）根据JK触发器激励表建立激励矩阵 JK触发器激励表 Q( t ) Q J K （t 1) 0 0 0 0 1 1 1 0 1 1 1 0
Q4 Q3
Q 2 Q1
00 01 11 10
激励方程
J4 K4 Q 3 Q 2 Q1
00 0 0 0 0
01 0 0 0 0
5）用JK触发器
Q( t 1) JQ KQ
6）比较，求出Ji和Ki
6）激励方程
J4=K4=Q3Q2Q1 J3=K3=Q2Q1 J2=K2=Q1 J1=K1=1
8）分析
7）电路图
见教材P201
当采用JK触发器构造二进制同步计数器时，随位数的增加，触发器 输入端J、K的表达式结构是有规律的。即任意位二进制加1计数器，采用 JK触发器设计时，满足：
i1
将例1中D触发器的激励方程变形，也可得出用JK触发器设计时的规律
例：已知四位二进制同步加1计数器的状态表，试用状态方程法并采用 JK触发器进行设计。
Q 2 Q1
Q4 Q3
00 01 11 10
00 000 0 10 110 10 0
01
1 1 1 1 0 0 10 0 110 1110 10 10
7）画出规范的电路图；
8）进行必要的讨论。 激励表法、卡诺图分区法、 状态图法（自学）
6.1 计数器
计数器是一种对CP脉冲进行计数的逻辑电路，它 的状态图为一个环，环中状态数 m 称为计数器的模。 S1 S2 Sm
CP脉冲的有效 沿到来时改变状 态
S3 S4
计数器的分类
按数制：二进制计数器、十进制计数器、 任意进制计数器
00 000 0 10 110 10 0
01
1 1 1 1 0 0 10 0 110 1110 10 10
11 0 10 0 10 0 0 0000 110 0
10 00 11 0 111 1111 10 11
Q4 ( t 1) Q3 ( t 1) Q2 ( t 1) Q1( t 1)
可用逻辑符号表示上述的逻辑电路 > CP QD QC QB QA
思考：电路的实用性？ 电路的复位状态？ 电路状态的预置？ 如何满足迭代设计的要求？（使能输入、模溢出）
需要在主要功能之上增加一些辅助功能，对电路进行 重新设计。