数字电子技术基础：第六章 时序逻辑电路
合集下载
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电子技术课件 第六章 时序逻辑电路
第六章 时序逻辑电路
第一节 寄存器 第二节 计数器 第三节 一般时序电路
本章学习要求
数字逻辑电路 组合逻辑电路 —— 组合电路 时序逻辑电路 —— 时序电路
时序电路特点
功能上：任何时刻的稳定输出，不仅与该时刻输入 有关，还与电路原状态有关，即与以前的 输入有关。
结构上：由组合电路和存贮电路组成。
时序电路分类
×× ×× 1× 0× ×1 ×0 ××
××××
D0 D1 D2 D3
×××× ×××× ×××× ×××× ××××
Q00 Q10 Q20 保 持
Q30
并行置数
D0 D1 D2 串入左移
D3
串入左移
Q1n Q2n Q3n 1 串入右移
Q1n Q2n Q3n 0 串入右移
1 Q0n Q1n
保持
Q2n
触发器改变状态，因此译码时不会产生竞争冒险。 ②缺点:状态利用率低。24=16个状态中只用了8个状态
(2n－2n个没用)。
6、序列信号发生器
序列信号：一组特定的串行数字信号称为序列信 号，如00110111。
序列信号发生器：产生序列信号的电路称为序列 信号发生器。
作用：序列信号可以用来作为数字系统的同步信 号，也可以作为地址码等，在通信、遥控、遥测 等领域有非常广泛的应用。
Q2
Q3
1000 0100 0010 0001
特点: ①4个D触发器构成的右移移位寄存器,首尾相接即D0=Q3； ②优点:电路结构简单;有效状态只含一个1（或0）,不需
要另加译码电路。 ③缺点:状态利用率低。24=16个状态中只用了4个状态
(2n－n个没用)。
（3）扭环形计数器
D0
Q0
第一节 寄存器 第二节 计数器 第三节 一般时序电路
本章学习要求
数字逻辑电路 组合逻辑电路 —— 组合电路 时序逻辑电路 —— 时序电路
时序电路特点
功能上：任何时刻的稳定输出，不仅与该时刻输入 有关，还与电路原状态有关，即与以前的 输入有关。
结构上：由组合电路和存贮电路组成。
时序电路分类
×× ×× 1× 0× ×1 ×0 ××
××××
D0 D1 D2 D3
×××× ×××× ×××× ×××× ××××
Q00 Q10 Q20 保 持
Q30
并行置数
D0 D1 D2 串入左移
D3
串入左移
Q1n Q2n Q3n 1 串入右移
Q1n Q2n Q3n 0 串入右移
1 Q0n Q1n
保持
Q2n
触发器改变状态，因此译码时不会产生竞争冒险。 ②缺点:状态利用率低。24=16个状态中只用了8个状态
(2n－2n个没用)。
6、序列信号发生器
序列信号：一组特定的串行数字信号称为序列信 号，如00110111。
序列信号发生器：产生序列信号的电路称为序列 信号发生器。
作用：序列信号可以用来作为数字系统的同步信 号，也可以作为地址码等，在通信、遥控、遥测 等领域有非常广泛的应用。
Q2
Q3
1000 0100 0010 0001
特点: ①4个D触发器构成的右移移位寄存器,首尾相接即D0=Q3； ②优点:电路结构简单;有效状态只含一个1（或0）,不需
要另加译码电路。 ③缺点:状态利用率低。24=16个状态中只用了4个状态
(2n－n个没用)。
（3）扭环形计数器
D0
Q0
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
数字电子技术 第六章、时序逻辑电路
Y i F i ( X 1 , X 2 , , X p ; Q 1n , Q 2n , , Q qn ) n n n W j G j ( X 1 , X 2 , , X p ; Q1 , Q 2 , , Q q ) n 1 n n n Q k H k (W 1 , W 2 , , W r ; Q 1 , Q 2 , , Q q )
§6、3 寄存器和移位寄存器
寄存器是计算机的主要部件之一，它用 来暂时存放数据或指令。 1 、 数码寄存器
Q3
& &
Q2
&
Q1
&
Q0 取数 脉冲
Q
Q D
Q
Q D
Q
Q D
Q
Q D
CLR A3
接收 脉冲 ( CP ) A0
A2
A1
四位数码寄存器
Q3
& &
Q2
&
Q1
&
Q0 取数 脉冲
Q
Q D
Q
Q D
Q
CP
时 序 图
Q0 Q1 Q2 Y
5
电 路 功 能
有效循环的6个状态分别是0～5这6个十进制数字的格 雷码，并且在时钟脉冲 CP 的作用下，这6个状态是按 递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。 当对第6个脉冲计数时，计数器又重新从000开始计数， 并产生输出Y＝1。
FF0
F F1 Q0 1D C1 Q0 Q1 Q1 1D C1
F F2 Q2
例3
CP
1D C1
Q2
时序逻辑电路数字电子技术基础
第6章 时序逻辑电路
《数字电子技术基础》第五版
四、时序图
时序图即前面介绍的波形图，如下图所示。
第6章 时序逻辑电路
《数字电子技术基础》第五版
例：时序电路如 图，试分析其逻 辑功能。
D1 Q1 (1)驱动方程： D2 A Q1 Q2
Q1* D1 ( 2)状态方程： Q2 * A Q1 Q2
11 00/1 10/0
0 1
（5）状态转换图
第6章 时序逻辑电路
《数字电子技术基础》第五版
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器
①用于寄存一组二值代码，N位寄存器由N个触发器组成， 可存放一组N位二值代码。
②只要求其中每个触发器可置1，置0。例寄存器74LS75 。
clk高电平期间Q随D改变
数据依次右移 1位
第6章 时序逻辑电路
《数字电子技术基础》第五版
应用： 代码转换，串 并 数据运算
第6章 时序逻辑电路
6.3 .2 计数器
《数字电子技术基础》第五版
计数器的功能和分类
1. 计数器的功能
计数器的主要功能是累计输入脉冲的个数。它 不仅可以用来计数、 分频， 还可以对系统进行定时、 顺序控制等， 是数字系统中应用最广泛的时序逻辑 部件之一。计数器是一个周期性的时序电路，其状
第6章 时序逻辑电路
《数字电子技术基础》第五版
二、状态转换图
状态转换图是用图形方式来描述触发器的状态
转移规律。 图中两个圆圈分别表示触发器的两个稳
定状态，箭头表示在输入信号作用下状态转移的方
向，箭头旁的标注表示转移条件。
第6章 时序逻辑电路
《数字电子技术基础》第五版
数字电子技术第六章时序逻辑电路
___ __
Qn1 J Qn K Qn
n 1
则求 Q2 时应得
___
n 1
Q2
a
Qn 2
Q2n
两式相比得
J ,
__
K
第六章 时序逻辑电路
故
___
Q n1 2
x Q2n
xQ1nQ2n
J2 x
_____
K2 xQ1n
___
Q1n1 xQ2n Q1n xQ1n
__
J1 xQ2n K1 x
第六章 时序逻辑电路
由图 6 - 15(a)~(d)可得
___ ___
Q4n1 Q1nQ2nQ3n Q4n Q1n Q4n
___ ___
___
Q3n1 Q1nQ2n Q3n Q1n Q3n Q2n Q3n
___ ______
Q1nQ2n Q3n Q1nQ2n Q3n
___ ___ ___
Q2n1 Q1n Q4n Q2n Q1n Q2n
___
Q1n1 Q1n
第六章 时序逻辑电路
由此得各触发器的激励函数为
J 4 Q1nQ2nQ3n
J3 Q1nQ2n
第六章 时序逻辑电路
根据方程可得出状态迁移表，如表 6 - 2 所示，再由表得 状态迁移图， 如图 6 -5 所示。
表 6 – 2 例 2 状态表
Q3n
Q2n
Q1n
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Q n1 3
0 0 0 1 0 0 0 0
Qn1 J Qn K Qn
n 1
则求 Q2 时应得
___
n 1
Q2
a
Qn 2
Q2n
两式相比得
J ,
__
K
第六章 时序逻辑电路
故
___
Q n1 2
x Q2n
xQ1nQ2n
J2 x
_____
K2 xQ1n
___
Q1n1 xQ2n Q1n xQ1n
__
J1 xQ2n K1 x
第六章 时序逻辑电路
由图 6 - 15(a)~(d)可得
___ ___
Q4n1 Q1nQ2nQ3n Q4n Q1n Q4n
___ ___
___
Q3n1 Q1nQ2n Q3n Q1n Q3n Q2n Q3n
___ ______
Q1nQ2n Q3n Q1nQ2n Q3n
___ ___ ___
Q2n1 Q1n Q4n Q2n Q1n Q2n
___
Q1n1 Q1n
第六章 时序逻辑电路
由此得各触发器的激励函数为
J 4 Q1nQ2nQ3n
J3 Q1nQ2n
第六章 时序逻辑电路
根据方程可得出状态迁移表，如表 6 - 2 所示，再由表得 状态迁移图， 如图 6 -5 所示。
表 6 – 2 例 2 状态表
Q3n
Q2n
Q1n
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Q n1 3
0 0 0 1 0 0 0 0
数字电子技术基础 第六章
米利型：
输出信号不仅取决于存储电路的状态，还取决于输入变量。
穆尔型：
输出信号仅仅取决于存储电路的状态。是米利型的特例。
状态机：State Machine简称SM。或称算法状态机 (Algorithmic State Machine，简称ASM)。
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法 分析步骤：
6.3.2 计数器
数字电路中使用最广泛。不仅可以用于对时钟脉 冲计数，还可以用于分频、定时、产生节拍脉冲 和脉冲序列以及进行数字运算。
分类：
按触发器是否同时翻转：同步和异步 按计数过程中数字增减：加法计数器、减法计数器和
可逆计数器。 按编码方式：二进制计数器、二-十进制计数器、格
雷码计数器等。 按计数容量分：如十进制计数器、六十进制计数器等。
两个部分。 2、存储电路的输出状态必须反馈到组合电路的
输入端，与输入信号一起，共同决定组合逻辑电 路的输出。
图6.1.1 串行加法器电路
图6.1.2 时序逻辑电路的结构框 图
几个概念
同步时序电路：
所有触发器状态的变化都是在同一时钟信号操作下同时发生的。
异步时序电路：
触发器状态的变化不是同时发生的。
例 6.2.3 P256-P266 图6.2.3 例6.2.3的时序逻辑电路
图6.2.4 图6.2.3电路的状态转换图
三、状态机流程图（SM图）
State machine flowchart,或State machine chart
采用类似于编写计算机程序时使用的程序流程图 的形式。
使用的图形符号有三种：状态框、判断框和条件 输出框。
图6. 3.12 例6.3.10电路的时序图
输出信号不仅取决于存储电路的状态，还取决于输入变量。
穆尔型：
输出信号仅仅取决于存储电路的状态。是米利型的特例。
状态机：State Machine简称SM。或称算法状态机 (Algorithmic State Machine，简称ASM)。
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法 分析步骤：
6.3.2 计数器
数字电路中使用最广泛。不仅可以用于对时钟脉 冲计数，还可以用于分频、定时、产生节拍脉冲 和脉冲序列以及进行数字运算。
分类：
按触发器是否同时翻转：同步和异步 按计数过程中数字增减：加法计数器、减法计数器和
可逆计数器。 按编码方式：二进制计数器、二-十进制计数器、格
雷码计数器等。 按计数容量分：如十进制计数器、六十进制计数器等。
两个部分。 2、存储电路的输出状态必须反馈到组合电路的
输入端，与输入信号一起，共同决定组合逻辑电 路的输出。
图6.1.1 串行加法器电路
图6.1.2 时序逻辑电路的结构框 图
几个概念
同步时序电路：
所有触发器状态的变化都是在同一时钟信号操作下同时发生的。
异步时序电路：
触发器状态的变化不是同时发生的。
例 6.2.3 P256-P266 图6.2.3 例6.2.3的时序逻辑电路
图6.2.4 图6.2.3电路的状态转换图
三、状态机流程图（SM图）
State machine flowchart,或State machine chart
采用类似于编写计算机程序时使用的程序流程图 的形式。
使用的图形符号有三种：状态框、判断框和条件 输出框。
图6. 3.12 例6.3.10电路的时序图
数字电子技术第6章时序逻辑电路简明教程PPT课件
6.2.2 同步时序逻辑电路分析举例 【例题6.1】 分析如图6-3所示的时序电路的逻辑功能。写出电路的驱动方程、状态 方程和输出方程，计算出状态转换表，画出状态转换图和时序图，说明电路能否自 启动。
图6-3 例题6.1的逻辑电路
解：该电路为同步时序电路 (1) 写出触发器的驱动方程。
J 1 K1 Q3 J 2 K 2 Q1 J Q Q ；K Q 1 2 3 3 3
n n n Q3 Q2 Q1
n 1 n 1 n 1 Y Q3 Q2 Q1
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 0 0 1 0
0 1 1 0 0
1 0 1 0 0
0 0 0 0 1 1 1 1
1 0 1 1 1 0 1 1 1
0 1 1 0 1 0 0 0 1
最后还要检查一下得到的状态转换表是否包含了电路所有可能出现的状态。由 于的状态组合共有8种，而根据上述计算过程列出的状态转换表中只有5种，缺少101、 110、111这3种状态。所以还需要将这3种状态分别代入状态方程和输出方程进行计 算，并将计算结果列入表中。至此，才得到完整的状态转换表。 (5) 画出状态转换图。 若以圆圈表示电路的各个状态，以箭头表示状态转换的方向，同时还在箭头旁注明 了状态转换前的输入信号的取值和输出值，这样便得到了时序电路的状态转换图。通常将 输入信号的取值写在斜线之上，将输出值写在斜线以下。
6.1.3 时序逻辑电路的功能描述 时序电路一般可以用驱动方程、状态方程和输出方程来描述。 图6-2中的X(x1，x2，…，xi)为时序逻辑电路的输入信号，Y(y1，y2，…，yj)为 输出信号，Z(z1，z2，…，zk)为存储电路的输入信号，Q(q1，q2，…，ql)为存储 电路的输出信号，也表示时序逻辑电路的状态。这些信号之间的逻辑关系可以用3 个方程组来描述。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74 LS 75 clk高电平期间Q随D改变
《数字电子技术基础》第五版
例：用维-阻触发器结构的74HC175
74HC175 CLK 时，将D0 ~ D3存入，与此前后的D状态无关， 有异步置0功能。
《数字电子技术基础》第五版
二、移位寄存器（代码在寄存器中左/右移动）
具有存储 + 移位功能
因为 触发器有延迟时间t pd 所以 CLK 到达时，各触发器按前一级触发器原来的状态翻转
001 0 01 00 01 1 0 1 000 1 01 0 1 1 00 0001 0001
QQ2 *1*Q(1QQ22Q3
) Q1 Q1Q3Q2
Q3* Q1Q2Q3 Q2Q3
Y Q2Q3
CLK Q3 Q2 Q1 Y
00000 1 001 0 201 00 301 1 0 41 000 51 01 0 61 1 01 70000 01 1 1 1 1 0000
• 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制和 循环码… 按计数容量分，十进制，六十进制…
一、同步计数器 1. 同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算
规则可知：在多位二进 制数末位加1，若第i位以 下皆为1时，则第i位应翻 转。
*6.2.3 异步时序逻辑电路的分析方法
各触发器的时钟不同时发生
例：
Q2* Q2 clk2
TTL电路
Q1* Q3Q1 clk1
《数字电子技术基础》第五版
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成，
可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0。 例1：
数据依次右移1位
《数字电子技术基础》第五版
应用： 代码转换，串 并 数据运算
《数字电子技术基础》第五版
器件实例：74LS 194A，左/右移，并行输入，保 持，异步置零等功能
《数字电子技术基础》第五版
D2
SQ1 S1S0 Q1 S1S0 Q0 S1S0Q2 S1S0 D1
S1
S1
RQ1 SQ 1
《数字电子技术基础》第五版
第六章 时序逻辑电路
6.1 概述
《数字电子技术基础》第五版
一、时序逻辑电路的特点
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 与电路原来的状态有关。
例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基础》第五版
二、时序电路的一般结构形式与功能描述方法
《数字电子技术基础》第五版
可以用三个方程组来描述：
y1 f1( x1, x2 ,, xi , q1, q2 ,, ql )
y
j
f1( x1, x2 ,, xi , q1, q2 ,, ql )
输出方程Y F ( X ,Q)
由此得出规律，若用T触发 器构成计数器，则第i位 触发器输入端Ti的逻辑 式应为：Ti Qi1Qi2 ...Q0
z1 g1( x1, x2 ,, xi , q1, q2 ,, ql ) zk g1( x1, x2 ,, xi , q1, q2 ,, ql )
驱动方程Y F ( X ,Q)
q1* h1(z1, z2 ,, zi , q1, q2 ,, ql ) ql hl (z1, z2 ,, zi , q1, q2 ,, ql )
二、状态转换图
《数字电子技术基础》第五版
《数字电子技术基础》第五版
三、状态机流程图（State Machine Chart）
四、时序图
《数字电子技术基础》第五版
例：
《数字电子技术基础》第五版
(1)驱动方程：D2
D1 Q1 A Q1 Q2
(2)状态方程：Q2
*
Q1* A
D1 Q1
Q2
状态方程Q* H (Z ,Q )
《数字电子技术基础》第五版
三、时序电路的分类
1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变
化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后
2. Mealy型和Moore型
Mealy型： Y F ( X , Q) Moore型：Y F (Q)
②将驱动方程代入触发器的特性方程，得到状态方程。
③从给定电路写出输出方程。
例：
《数字电子技术基础》第五版
TTL电路
1.写驱动方程：
J1 (Q2Q3 ), K1 1
J2 Q1,
K2 (Q1Q3 )
J3
Q1Q2 ,
K3 Q2
3.输出方程 Y Q2Q3
2.代入JK触发器的特性方程（Q* JQ K Q，得状态方程：
QQ2*1*Q(1QQ22Q3
) Q1 Q1Q3Q2
Q3* Q1Q2Q3 Q2Q3
6.2.2 时序电路的状态转换表、《状数态字电转子换技图术基、础状》第态五版 机流程图和时序图
一、状态转换表
Q3 Q2 Q1
000 001 01 0 01 1 1 00 1 01 110 111
Q3* Q2* Q1* Y
(3)输出方程： Y [(AQ1Q2 )( AQ1Q2 )] AQ1Q2 AQ1Q2
《数字电子技术基础》第五版
（4）列状态转换表：
Q2 * Q1 * Y A
0
00 Q2 Q1 01/0
01 10/0
10 11/0
11 00/1
1
11/1 00/0 01/0 10/0
（5）状态转换图
《数字电子技术基础》第五版
S 0 S0
Q1* SQ1
通过控制S1S0 就可以选择194的工作状态
R’D S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入
扩展应用（4位
《数字电子技术基础》第五版
8位）
《数字电子技术基础》第五版
6.3.2 计数器
• 用于计数、分频、定时、产生节拍脉冲等
与X、Q有关 仅取决于电路状态
6.2 时序电路的分析方法
《数字电子技术基础》第五版
6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能
即找出在输入和CLK作用下，电路的次态和输出。
一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。
《数字电子技术基础》第五版
例：用维-阻触发器结构的74HC175
74HC175 CLK 时，将D0 ~ D3存入，与此前后的D状态无关， 有异步置0功能。
《数字电子技术基础》第五版
二、移位寄存器（代码在寄存器中左/右移动）
具有存储 + 移位功能
因为 触发器有延迟时间t pd 所以 CLK 到达时，各触发器按前一级触发器原来的状态翻转
001 0 01 00 01 1 0 1 000 1 01 0 1 1 00 0001 0001
QQ2 *1*Q(1QQ22Q3
) Q1 Q1Q3Q2
Q3* Q1Q2Q3 Q2Q3
Y Q2Q3
CLK Q3 Q2 Q1 Y
00000 1 001 0 201 00 301 1 0 41 000 51 01 0 61 1 01 70000 01 1 1 1 1 0000
• 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制和 循环码… 按计数容量分，十进制，六十进制…
一、同步计数器 1. 同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算
规则可知：在多位二进 制数末位加1，若第i位以 下皆为1时，则第i位应翻 转。
*6.2.3 异步时序逻辑电路的分析方法
各触发器的时钟不同时发生
例：
Q2* Q2 clk2
TTL电路
Q1* Q3Q1 clk1
《数字电子技术基础》第五版
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成，
可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0。 例1：
数据依次右移1位
《数字电子技术基础》第五版
应用： 代码转换，串 并 数据运算
《数字电子技术基础》第五版
器件实例：74LS 194A，左/右移，并行输入，保 持，异步置零等功能
《数字电子技术基础》第五版
D2
SQ1 S1S0 Q1 S1S0 Q0 S1S0Q2 S1S0 D1
S1
S1
RQ1 SQ 1
《数字电子技术基础》第五版
第六章 时序逻辑电路
6.1 概述
《数字电子技术基础》第五版
一、时序逻辑电路的特点
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 与电路原来的状态有关。
例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基础》第五版
二、时序电路的一般结构形式与功能描述方法
《数字电子技术基础》第五版
可以用三个方程组来描述：
y1 f1( x1, x2 ,, xi , q1, q2 ,, ql )
y
j
f1( x1, x2 ,, xi , q1, q2 ,, ql )
输出方程Y F ( X ,Q)
由此得出规律，若用T触发 器构成计数器，则第i位 触发器输入端Ti的逻辑 式应为：Ti Qi1Qi2 ...Q0
z1 g1( x1, x2 ,, xi , q1, q2 ,, ql ) zk g1( x1, x2 ,, xi , q1, q2 ,, ql )
驱动方程Y F ( X ,Q)
q1* h1(z1, z2 ,, zi , q1, q2 ,, ql ) ql hl (z1, z2 ,, zi , q1, q2 ,, ql )
二、状态转换图
《数字电子技术基础》第五版
《数字电子技术基础》第五版
三、状态机流程图（State Machine Chart）
四、时序图
《数字电子技术基础》第五版
例：
《数字电子技术基础》第五版
(1)驱动方程：D2
D1 Q1 A Q1 Q2
(2)状态方程：Q2
*
Q1* A
D1 Q1
Q2
状态方程Q* H (Z ,Q )
《数字电子技术基础》第五版
三、时序电路的分类
1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变
化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后
2. Mealy型和Moore型
Mealy型： Y F ( X , Q) Moore型：Y F (Q)
②将驱动方程代入触发器的特性方程，得到状态方程。
③从给定电路写出输出方程。
例：
《数字电子技术基础》第五版
TTL电路
1.写驱动方程：
J1 (Q2Q3 ), K1 1
J2 Q1,
K2 (Q1Q3 )
J3
Q1Q2 ,
K3 Q2
3.输出方程 Y Q2Q3
2.代入JK触发器的特性方程（Q* JQ K Q，得状态方程：
QQ2*1*Q(1QQ22Q3
) Q1 Q1Q3Q2
Q3* Q1Q2Q3 Q2Q3
6.2.2 时序电路的状态转换表、《状数态字电转子换技图术基、础状》第态五版 机流程图和时序图
一、状态转换表
Q3 Q2 Q1
000 001 01 0 01 1 1 00 1 01 110 111
Q3* Q2* Q1* Y
(3)输出方程： Y [(AQ1Q2 )( AQ1Q2 )] AQ1Q2 AQ1Q2
《数字电子技术基础》第五版
（4）列状态转换表：
Q2 * Q1 * Y A
0
00 Q2 Q1 01/0
01 10/0
10 11/0
11 00/1
1
11/1 00/0 01/0 10/0
（5）状态转换图
《数字电子技术基础》第五版
S 0 S0
Q1* SQ1
通过控制S1S0 就可以选择194的工作状态
R’D S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入
扩展应用（4位
《数字电子技术基础》第五版
8位）
《数字电子技术基础》第五版
6.3.2 计数器
• 用于计数、分频、定时、产生节拍脉冲等
与X、Q有关 仅取决于电路状态
6.2 时序电路的分析方法
《数字电子技术基础》第五版
6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能
即找出在输入和CLK作用下，电路的次态和输出。
一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。