第6章 时序逻辑电路

J AB K (A B) '
2）输出方程
Y A BQ
3）状态方程
Q*=JQ'+K'Q=ABQ'+(A+B)Q
27
4）状态表
28
5）状态图
29
6）波形图 设Q=0（初态），加到输入端A、B的波形如图。
30
31
7）功能分析 ☆该电路为串行加法器电路 A——被加数， B——加数 Y——加法和， Q——进位 ☆波形图表示了两个八位二进制数相加得到 和数的过程。
5）求输出方程、驱动方程
54
利用D触发器激励表求驱动方程：
D0 Q1 ' Q0 ' XQ0 ' D1 Q1 ' Q0 XQ1Q0 ' C Q1Q0 X ' Q1
55
6）检查自启动能力 由状态方程： Q0 * D0 Q1 ' Q0 ' XQ0 '
Q1* D1 Q1 ' Q0 XQ1Q0 '
2）右移 3）双向移位（74LS194）
2. 应用——数码的串入、并出变换电路
电路由两部分组成： ①右移寄存器——由触发器组成； ②取样电路——由4个与门组成。
69
70
CLK脉冲与取样信号的时间关系如图，为保证电 路正确工作，取样信号必须与CLK上升沿错开，而 且取样脉冲频率是时钟脉冲频率的1/4。 即：
C Q2
Q2 *=Q1Q0 =Q1Q0 (Q2 ' Q2 ) Q1Q0 Q2 ' 1'Q2 Q1*=Q1 'Q0 Q1Q0 ' Q0 Q1 ' Q0 'Q1 Q0 *=Q2 'Q0 ' Q2 'Q0 ' 1'Q0
42
由此可得驱动方程：
J 0 Q2 'J1 Q0 J 2 Q1Q0 K0 1K1 Q0 K 2 1
59
2. 寄存器的种类 1）并行输入寄存器——输入数据可同时送入 寄存器内。 2）串行输入寄存器——即“移位寄存器”， 数据串行输入，有左移、右移、双向移位。
3）静态移位寄存器——由触发器作存储单元， 输入的数据可长久保留。 4）动态移位寄存器——由电容作存储单元， 输入的数据不可长久保留，需刷新。
Q*=JQ'+K'Q
得状态方程：检查所设计电路是否具有自启动能力
Q0 *=Q2 'Q0 ' Q1*=Q0Q1 ' Q0 'Q1 Q2 *=Q2 'Q1Q0
47
6）作电路图
C Q2
J 0 Q2 'J1 Q0 J 2 Q1Q0 K0 1K1 Q0 K 2 1
A=01101100， B=00111010， Y=10100110
32
6.3 时序逻辑电路的设计方法
33
一、设计步骤
1. 设定状态
从逻辑功能要求出发，确定输入、输出变量 以及电路的状态数。通常取原因（或条件）为 输入变量，结果为输出变量。
2. 画状态图
这一步是关键。对每一个需要记忆的输入 信息用一个状态来表示，以确定所涉及电路 需多少个状态。此时状态用S0、S1、….来表示。
48
7）检查自启动能力 由状态方程可得：
由此表可以看出，电路具有自启动能力。
49
8）完整状态图
50
例2 试设计一个模可变递增同步计数器，当控制 信号X=0时为三进制计数，X=1时为四进制计数。 设置一个进位输出端C。 解：1）根据题意画状态图
51
2）状态编码
3）编码后状态转换表
52
53
4）选触发器 ∵M=4， ∴取触发器位数 n=2 使用两个上升沿触发的D触发器
43
方法二：
J 0 Q2 '
K0 1
44
J1 Q0
K1 Q0
45
C Q2
46
输出方程： 驱动方程：
C Q2
J 0 Q2 'J1 Q0 J 2 Q1Q0 K0 1K1 Q0 K 2 1
由特性方程
得：
若 XQ1Q0 011， Q1 * Q0 * 00
有自启动能力。
7）电路图略
56
☆Mealy型同步时序电路设计
例：设计一个串行数据检测器，要求连续输入三个 或三个以上“1”时输出为1，其余情况下输出为0。
解：1）设定状态
设输入变量为X，输出变量为Y
用X（1位）表示输入数据 用Y（1位）表示输出（检测结果）
Q Q Q Q Q0Q1Q2Q3
* 0 * 1 * 2 * 3
并行加载——
Q Q Q Q D0 D1D2 D3
* 0 * 1 * 2 * 3
75
4）用74194实现左移、右移及并行加载。
右移串出
76
左移串出
77
78
5）74194扩展应用（4位—8位）
79
三、移位寄存器型计数器
环形计数器（m=n）
64
演算过程：
求几项“部分积”之和
65
1. 分类
1）左移——在一个移位命令作用下，寄存器中 各位（bit）的信息依次向左移动一位。
66
设：输入的代码次序是1011。送数前，先将寄存器 清零，然后在4个CLK脉冲的作用下将数据送入寄 存器，并可在4个触发器的输出端得到并行输出的 代码。
67
68
主循环 无效状态 5）状态图
电路具有自启动能力
13
6）波形图
功能：同步三进制计数器，有自启动能力
14
例2 试分析图示时序电路的逻辑功能。 （带有外部输出Y，触发器为主从JK F-F）
15
1）时钟方程 （略）
2）驱动方程（输入方程）
J1 (Q2 Q3 ) ',K1 1 J 2 Q1,K 2 (Q1 ' Q3 ') ' J3 Q1 Q2 ,K3 Q2
5
2、从电路结构上看 组合电路不含存储信息的触发器等元件。 时序电路一定含有存储信息的元件——触发器。 3、从功能描述上看
6
二、时序逻辑电路的形式 1、Moore型
输出仅与存储电路的现态Q有关，而与 当前输入无关。
2、Mealy型
Y F (Q)
输出不仅与存储电路的现态Q有关，而且 还与当前输入有关。
第六章 时序逻辑电路
学习要点
了解时序逻辑电路的特点与分类。
掌握时序逻辑电路的分析方法，能熟练分析计数
器等常用时序逻辑电路。
了解时序逻辑电路的设计方法，能设计简单的时
序逻辑电路。
1
6.1 概 述
2
一、组合逻辑电路和时序逻辑电路的区别
1、从逻辑功能上看
Hale Waihona Puke 组合逻辑电路：t时刻输出仅与t时刻输入有关， 与t以前的状态无关。
时序逻辑电路：t时刻输出不仅与t时刻输入有关， 还与电路过去的状态有关。
3
a1 a2
an
组合逻辑 电路
组合逻辑电路的框图
y1
y2
ym
存储电路主要 由触发器构成
时序逻辑电路框图
4
X——外部输入 Y——外部输出 Z——触发器的控制输入 Q——触发器的状态输出 时序电路的结构： 1）由组合电路和存储电路（触发器）构成； 2）触发器的状态与电路的输入信号共同决定了电 路的输出。 一个时序电路可以没有组合电路部分， 但是不能没有存储电路。
Y F ( X , Q)
7
三、时序逻辑电路的分类
8
6.2 时序逻辑电路的分析方法
9
一、分析步骤
异步
10
二、分析举例
☆同步时序电路分析 1、无外部输入的时序电路
例1 试分析图示电路，并画出状态图和时序图。
11
1）时钟方程 CLK1=CLK2=CLK（对同步电路可省去）
2）驱动方程（输入方程）
60
3. 基本寄存器
数据并行输入，并行输出。
61
四位寄存器——74HC175
62
功能表：
这种寄存器具有很强的抗干扰能力。
63
二、移位寄存器
移位寄存器——可以进行移位操作的寄存器。 它同时具有寄存和移位两个功能。
数字电路中，加减运算用加法器。减法器完成， 乘、除运算则用移位以后再加的办法完成。 例： 求 A=1010 与 B=1101 的积。
f取 1/ 4 fCP
71
工作原理： 每来4个CLK，数据逐位串入，在下一个CLK 到来之前，发出一个取样信号，以达到串入、并 出目的。
72
3. 74LS194——四位双向移位寄存器
1）框图
73
2）工作方式控制
74
3）功能 这是一种功能较齐全的移位寄存器，具有清零、 左移、右移、并行加载、保持五种功能。 保持——
电路次态/输出（ Q2 * Q1 * Q0 */ C ）卡诺图
40
(a)Q2 *
(b)Q1 *
(c)Q0 *
(d )C
卡诺图的分解
41
由卡诺图得状态方程和输出方程：
Q2 *=Q1Q0 Q1*=Q1 'Q0 Q1Q0 ' Q0 *=Q2 'Q0 '
将状态方程变换为JK触发器特性方程 Q*=JQ'+K'Q 的标准形式，就可以找出驱动方程：
36
二、设计举例
☆Moore型同步时序电路设计
例1 试设计一个自然态序、带进位输出端的同步 五进制计数器。 解：
1）设定状态，作原始状态图
37