SRAM静态低功耗设计

封晴;章慧彬;夏光

【期刊名称】《电子与封装》

【年(卷),期】2008(008)011

【摘要】在标准的Fabless CMOS工艺线上,由于没有对静态存储器生产进行过专门的工艺优化,在有大规模SRAM嵌入设计的ASIC与SoC电路中,静态电流较大.文章讨论了静态存储器单元静态漏电模式,采用了国内某标准CMOS工艺线提供的0.25 μm SPICE模型,使用HSPICE软件对六管静态存储器单元的静态漏电进行了模拟,介绍了一种高可靠、基于0.25μm标准CMOS工艺的低功耗静态存储器设计的解决方案,适用于要求低待机功耗的标准静态存储器、嵌入式静态存储器电路设计.

【总页数】4页(16-19)

【关键词】静态存储器;静态漏电;低功耗;SRAM;Isb

【作者】封晴;章慧彬;夏光

【作者单位】中国电子科技集团公司第五十八研究所,江苏,无锡,214035;中国电子科技集团公司第五十八研究所,江苏,无锡,214035;中国电子科技集团公司第五十八研究所,江苏,无锡,214035

【正文语种】中文

【中图分类】TN402

【相关文献】

1.新型半静态低功耗D触发器设计 [J], 王伦耀; 吴训威; 叶锡恩

2.低功耗CMOS静态随机存储器设计技术 [J], 王鹏; 胡子阳