常用电平及接口电平
电平标准
一些电平标准下面总结一下各电平标准，和新手以及有需要的人共享一下^_^.现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不讲了。
多用在处理器等高速芯片，使用时查看芯片手册就OK了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。
要下拉的话应用1k以下电阻下拉。
TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。
对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
各种接口电平标准
1.什么是ECL电平？（1）ECL电平特点及其应用ECL(Emitter-Coupled Logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路，如图2所示。
图2 ECL驱动器与接收器连接示意ECL电路的最大特点是其基本门电路工作在非饱和状态，因此ECL又称为非饱和性逻辑。
也正因为如此，ECL电路的最大优点是具有相当高的速度。
这种电路的平均延迟时间可达几个ns数量级甚至更少。
传统的ECL以VCC为零电压，VEE为-5.2 V电源，VOH=VCC-0.9 V=-0.9 V，VOL=VCC-1.7 V=-1.7 V，所以ECL电路的逻辑摆幅较小（仅约0.8 V）。
当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。
另外，ECL电路是由一个差分对管和一对射随器组成的，所以输入阻抗大，输出阻抗小，驱动能力强，信号检测能力高，差分输出，抗共模干扰能力强；但是由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以电路的功耗较大。
如果省掉ECL电路中的负电源，采用正电源的系统(+5 V)，可将VCC接到正电源而VEE 接到零点。
这样的电平通常被称为PECL（Positive Emitter Coupled Logic）。
如果采用+3.3 V 供电，则称为LVPECL。
当然，此时高低电平的定义也是不同的。
它的电路如图3、4所示。
其中，输出射随器工作在正电源范围内，其电流始终存在。
这样有利于提高开关速度，而且标准的输出负载是接50Ω至VCC-2 V的电平上。
在使用PECL电路时要注意加电源去耦电路，以免受噪声的干扰。
输出采用交流耦合还是直流耦合，对负载网络的形式将会提出不同的需求。
直流耦合的接口电路有两种工作模式：其一，对应于近距离传送的情况，采用发送端加到地偏置电阻，接收端加端接电阻模式；其二，对应于较远距离传送的情况，采用接收端通过电阻对提供截止电平VTT和50Ω的匹配负载的模式。
各种电平知识总结
各种电平知识总结噪声容限（Noise Margin）是指在前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声幅度。
CMOS芯片的噪声容限比TTL通常大，因为VOH是离电源电压较近，并且最小值是离零较近。
噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。
高电平噪声容限=最小输出高电平电压-最小输入高电平电压=VOH-VIH低电平噪声容限=最大输入低电平电压-最大输出低电平电压=VIL-VOL噪声容限=min{高电平噪声容限，低电平噪声容限}这里主要总结了TTL、CMOS、RS232、RS485和RS422电平的相关知识：TTL电平：TTL集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-Transistor Logic),主要有54/74系列标准TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）、肖特基型TTL（S-TTL）、低功耗肖特基型TTL（LS-TTL）五个系列。
TTL电路是电流控制器件，TTL电路的速度快，传输延时短，但是功耗较大（1～5mA/门）；TTL一般可以提供25mA的驱动能力，而CMOS只能提供10mA左右的驱动能力；TTL 电平一般过冲都会比较严重，在电路中可以串22或33欧姆电阻（过冲：在某一时刻本应该为低电平时，由于下降沿不够理想，该时刻仍然是高电平，主要原因是高电平太高，不能及时下降至低电平，串接电阻可以降低电压）；TTL电平输入引脚悬空时认为是高电平，悬空相当于接了一个无穷大的电阻；若要下拉应使用1K以下的电阻下拉，因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平；TTL输出不能驱动CMOS 输入，主要是因为TTL的VOH不一定大于CMOS的VIH；CMOS输出可以驱动TTL输入，主要因为CMOS的VOH>2.0V且VOL<0.8V；TTL驱动CMOS时需要加上拉电阻。
常用电平标准
常用电平标准一些电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不讲了。
多用在处理器等高速芯片，使用时查看芯片手册就OK 了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。
要下拉的话应用1k以下电阻下拉。
TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。
对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
ECL电平、LVDS电平、TTL电平
ECL电平、LVDS电平、TTL电平2008年10月29日星期三 10:07在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1 几种常用高速逻辑电平1.1LVDS电平LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS的典型工作原理如图1所示。
最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。
当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。
LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。
这两个标准中都着重定义了LVDS的电特性，包括：① 低摆幅（约为350 mV）。
低电流驱动模式意味着可实现高速传输。
ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。
② 低压摆幅。
恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。
这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。
③ 具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差分传输形式，使其信号噪声和EMI都大为减少，同时也具有较强的抗干扰能力。
所以，LVDS具有高速、超低功耗、低噪声和低成本的优良特性。
usb接口数据线上的电平标准
USB接口数据线上的电平标准一、 USB接口的电平标准USB（Universal Serial Bus）是一种用于连接计算机和外部设备的串行总线标准。
USB接口数据线上的电平标准对于USB设备的正常连接和通讯起着至关重要的作用。
USB接口的电平标准分为USB 2.0和USB 3.0两种版本，下面将分别介绍它们的电平标准。
1. USB2.0电平标准USB 2.0是一种常见的USB接口标准，其电平标准主要包括数据线电压、数据传输速度、数据线电流和数据线的阻抗。
（1）数据线电压：USB 2.0规定了数据线的高电平和低电平的电压范围，分别为0.0V-0.3V和2.8V-3.6V。
数据线的电压范围对于设备的正常通讯起着至关重要的作用，如果电压超出了规定范围，可能会导致设备无法正常工作。
（2）数据传输速度：USB 2.0标准规定了数据传输速度为最高480Mbps，这一速度已经能够满足大多数外部设备和计算机的数据传输需求。
（3）数据线电流：USB 2.0规定了数据线的电流最大为500mA，这一电流可以满足大部分外部设备的供电需求。
（4）数据线阻抗：USB 2.0标准规定了数据线的阻抗为90ohms，这一阻抗值对于保证数据传输信号质量起着至关重要的作用。
2. USB3.0电平标准USB 3.0是USB接口的下一代标准，其电平标准相比USB 2.0有了很大的提升。
USB 3.0的电平标准主要包括数据线电压、数据传输速度、数据线电流和数据线的阻抗。
（1）数据线电压：USB 3.0规定了数据线的高电平和低电平的电压范围，分别为0.0V-0.3V和2.8V-3.6V。
与USB 2.0相比，USB 3.0的电压范围并没有变化。
（2）数据传输速度：USB 3.0标准规定了数据传输速度为最高5Gbps，这一速度是USB 2.0的10倍，能够更好地满足高速数据传输的需求。
（3）数据线电流：USB 3.0规定了数据线的电流最大为900mA，相比USB 2.0有了一定的提升，可以更好地满足外部设备的供电需求。
常用逻辑电平简介
常用逻辑电平简介（转载）逻辑电平有：TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVDS、GTL、BTL、ETL、GTLP；RS232、RS422、RS485等。
图1－1：常用逻辑系列器件TTL：Transistor-Transistor LogicCMOS：Complementary Metal Oxide SemicondutorLVTTL：Low Voltage TTLLVCMOS：Low Voltage CMOSECL：Emitter Coupled Logic，PECL：Pseudo/Positive Emitter Coupled LogicLVDS：Low Voltage Differential SignalingGTL：Gunning Transceiver LogicBTL：Backplane Transceiver LogicETL：enhanced transceiver logicGTLP：Gunning Transceiver Logic PlusTI的逻辑器件系列有：74、74HC、74AC、74LVC、74LVT等S - Schottky LogicLS - Low-Power Schottky LogicCD4000 - CMOS Logic 4000AS - Advanced Schottky Logic74F - Fast LogicALS - Advanced Low-Power Schottky LogicHC/HCT - High-Speed CMOS LogicBCT - BiCMOS TechnologyAC/ACT - Advanced CMOS LogicFCT - Fast CMOS TechnologyABT - Advanced BiCMOS TechnologyLVT - Low-Voltage BiCMOS TechnologyLVC - Low Voltage CMOS TechnologyLV - Low-VoltageCBT - Crossbar TechnologyALVC - Advanced Low-Voltage CMOS TechnologyAHC/AHCT - Advanced High-Speed CMOSCBTLV - Low-Voltage Crossbar TechnologyALVT - Advanced Low-Voltage BiCMOS TechnologyAVC - Advanced Very-Low-Voltage CMOS LogicTTL器件和CMOS器件的逻辑电平：逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义：1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
常用差分接口电平转换
常⽤差分接⼝电平转换CML、PECL及LVDS间的互相连接简介：随着⾼速数据传输业务需求的增加，如何⾼质量的解决⾼速IC芯⽚间的互连变得越来越重要。
低功耗及优异的噪声性能是要解决的主要问题。
芯⽚间互连通常有三种接⼝：PECL （Positive Emitter-Coupled Logic）、LVDS（Low-Voltage Differential Signals）、CML （Current Mode Logic）。
在设计⾼速数字系统时，⼈们常会遇到不同接⼝标准IC芯⽚间的连接，为解决这⼀问题，我们⾸先需要了解每⼀种接⼝标准的输⼊输出电路结构，由此可以知道如何进⾏直流偏置，接什么样的负载。
该⽂章正是针对该问题展开讨论，作为例⼦，⽂中列举了⼀些MAXIM公司的产品。
1.PECL接⼝PEL是有ECL标准发展⽽来，在PECL电路中省去了负电源，较ECL电路更⽅便使⽤。
PECL 信号的摆幅相对ECL要⼩，这使得该逻辑更适合于⾼速数据的串性或并⾏连接。
PECL标准最初有MOTOROLA公司提出，经过很长⼀段时间才在电⼦⼯业界推⼴开。
1.1. PECL接⼝输出结构PECL电路的输出结构如图1所⽰，包含⼀个差分对和⼀对射随器。
输出射随器⼯作在正电源范围内，其电流始终存在，这样有利于提⾼开关速度。
标准的输出负载是接50Ω⾄VCC-2V 的电平上，如图1中所⽰，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V，OUT+与OUT-输出电流为14mA。
PECL结构的输出阻抗很低，典型值为4~ 5 Ω，这表明它有很强的驱动能⼒，但当负载与PECL的输出端之间有⼀段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。
图1.PECL输出结构1.2. PECL接⼝输⼊结构PECL 输⼊结构如图2所⽰，它是⼀个具有⾼输⼊阻抗的差分对。
该差分对共模输⼊电压需偏置到VCC-1.3V ，这样允许的输⼊信号电平动态最⼤。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录
一.常用逻辑电平标准 (2)
1.1 COMS电平 (3)
1.2 LVCOMS电平 (3)
2.1 TTL电平 (4)
2.2 LVTTL电平 (4)
3.1 LVDS电平 (5)
4.1 PECL(VCC=5V)/LVPECL(VCC=3.3V)电平 (5)
5.1 CML电平 (6)
6.1 VML电平 (6)
7.1 HSTL电平 (6)
7.2 SSTL电平 (7)
二．常用接口电平标准 (7)
1. RS232、RS485、RS422 (7)
2 DDR1 ,DDR2,DDR3 (8)
3 PCIE2. 0、PCIE3.0 (8)
4 USB2.0, USB3.0 (10)
5 SATA2.0, SATA3.0 (10)
6 GTX高速接口 (11)
一.常用逻辑电平标准
附图1：
附图2：
附图3：
附图4：
1.1 COMS电平
1.2 LVCOMS电平
2.2 LVTTL电平
最高速率：3.125Gbps
耦合方式：
4.1 PECL(VCC=5V)/LVPECL(VCC=3.3V)电平
最高速率：LVPECL为10+Gbps
耦合方式：
最高速率：10+Gbps
耦合方式：VCC相同时CML与CML之间采用直流耦合，VCC不同时CML与CML 之间采用交流耦合
6.1 VML电平
VML电平与LVDS电平兼容，TLK2711输出是VML电平。
7.1 HSTL电平
HSTL 最主要的应用是可以用于高速存储器读可。
该标准专门针对高速内存(特别是SDRAM)接口，它可获得高达200MHz的工作频率，SSTL 主要用于DDR 存储器。
和HSTL 基本相同。
V¬¬CCIO=2.5V，输入为输入为
比较器结构，比较器一端接参考电平1.25V，另一端接输入信号。
对参考电平要求比较高(1% 精度),HSTL 和SSTL 大多用在300M 以下.
二．常用接口电平标准
1. RS232、RS485、RS422
2 DDR1 ,DDR2,DDR3
备注
DDR4:速率1.6～3.2Gbps；I/O接口SSTL_12；VDD 1.2V；
3 PCIE2. 0、PCIE3.0
参考时钟直流规范
辅助信号直流规范
4 USB2.0, USB3.0 USB引脚定义
5 SATA2.0, SATA3.0
6 GTX高速接口。