多路智力抢答器实验报告
智力抢答器实验报告

智力抢答器实验报告智力抢答器实验报告引言:智力抢答器是一种用于测量个体智力水平的设备。
通过对被试者进行一系列智力测试,并记录其反应时间和准确率,可以客观地评估被试者的智力水平。
本实验旨在探究智力抢答器在智力测量中的应用效果,并对其优缺点进行分析。
实验设计:本次实验选取了30名大学生作为被试者,他们在实验前进行了智力水平测试,以便将他们分为高、中、低三个智力水平组。
实验采用随机分组设计,每组10人。
每位被试者在实验中依次完成了智力测试任务,并使用智力抢答器进行答题。
实验过程:实验分为两个阶段进行,第一阶段是控制组,被试者在没有智力抢答器的条件下完成智力测试。
第二阶段是实验组,被试者在有智力抢答器的条件下完成智力测试。
每个阶段之间有适当的间隔时间,以避免被试者疲劳或记忆效应的干扰。
实验结果:通过对实验数据的分析,我们得出了以下结论:1. 反应时间:实验组的被试者在使用智力抢答器时,反应时间明显缩短。
这是因为智力抢答器能够快速识别被试者的回答,并及时给出反馈,从而提高了被试者的答题速度。
2. 准确率:实验组的被试者在使用智力抢答器时,准确率相对较高。
智力抢答器能够自动判断答案的正确与否,并给出相应的提示,有效避免了被试者的主观判断误差。
3. 反应模式:实验组的被试者在使用智力抢答器时,出现了更为稳定的反应模式。
他们更加注重思考答案,而不是仅仅凭直觉做出选择。
智力抢答器的存在,使得被试者更加有动力去思考和分析问题,提高了智力测试的可信度。
讨论与分析:智力抢答器作为一种智力测量工具,具有一定的优势和局限性。
从实验结果来看,智力抢答器在提高被试者答题速度和准确率方面发挥了积极作用。
然而,在某些情况下,智力抢答器可能会对被试者产生一定的心理压力,从而影响其答题表现。
此外,智力抢答器也无法完全取代人工评分,对于一些开放性问题的答案评判仍需要人工干预。
结论:智力抢答器作为一种智力测量工具,在一定程度上提高了智力测试的效率和准确性。
智能抢答器实验报告

电子科技大学实验报告学生姓名:学号:指导教师:日期:一、实验室名称:二、实验项目名称:智能抢答器设计三、实验原理:4人抢答器可同时供4位选手参加比赛,分别用player1 player2 player3 player4表示,节目主持人设置一个复位按键clear,用于控制系统的清零.抢答器具有锁存和显示功能,能够显示哪位选手获得抢答,并能显示具体选手的号码,同时屏蔽别的选手,再按选择信号.在选手回答问题时在规定时间到达发出报警主持人按键清零,一次抢答结束.在本设计中,共4位选手,即4个输入信号,考虑到优先原则,所以引用一个状态变量,当这个标志为”1”的时候,说明有选手已经抢答,则对其他选手输入位信号进行屏蔽,然后锁存这个选手的编号并显示.采用两个数码管显示,计数采用BCD码输出.四、实验目的:▪学习QUARTUSⅡ软件的使用方法▪学习VHDL或VerilogHDL语言▪学会用VHDL或VerilogHDL语言进行简单的编程五、实验内容:完成智能抢答器实验程序的编写,并进行仿真后分析验证六、实验器材(设备、元器件):PC机,QUARTUSⅡ软件七、实验步骤:▪熟悉QUARTUSⅡ软件(以简单实例)▪用VHDL开发FPGA的完整流程.继续掌握QUARTUSⅡ软件使用方法.▪设计出抢答器程序进行调试,▪用QUARTUSⅡ进行编译,综合及仿真.八、实验数据及结果分析:设计程序如下:module qdq(player1,player2,player3,player4,res,clk,q1,q2,q3,q4,row,ra,Q1,beep);input player1,player2,player3,player4;input res,clk;output[6:0]row,ra;output[3:0]Q1;output q1,q2,q3,q4,beep;reg q1,q2,q3,q4,beep;reg[6:0]row,ra;reg clk1;reg[3:0]Q1;reg[3:0]y;reg[6:0]i;always @(res||q1||q2||q3||q4)beginif(!res)begin q1<=0;q2<=0;q3<=0;q4<=0; // 裁判清零endelsebeginif(q1||q2||q3||q4)begin q1<=q1;q2<=q2;q3<=q3;q4<=q4;endelsebeginif(player1) // 选手开始抢答begin q1<=1;row<=7'b0111111; // 抢答后显示先抢答的选手编号endelse if(player2)begin q2<=1;row<=7'b0000110;endelse if(player3)begin q3<=1;row<=7'b1011011;endelse if(player4)begin q4<=1;row<=7'b1001111;endendendendalways@( posedge clk) // 10GHz ~clkbegincase(Q1)4'd0: ra<=7'b0111111; // 选手抢答后,数码管倒计时显示译码模块4'd1: ra<=7'b0000110;4'd2: ra<=7'b1011011;4'd3: ra<=7'b1001111;4'd4: ra<=7'b1100110;4'd5: ra<=7'b1101101;4'd6: ra<=7'b1111101;4'd7: ra<=7'b0000111;4'd8: ra<=7'b1111111;4'd9: ra<=7'b1100111;endcaseendalways@(posedge clk) // 分频10ns~clk1beginif(i<50) i<=i+1;else i<=0;clk1<=~clk1;endalways@(posedge clk1 ) // 倒计时9~0控制模块beginif(res&&(player1||player2||player3||player4))beginif(Q1>4'b0000) Q1<=Q1-1;else Q1<=4'b1001;endendalways@(posedge clk1 ) // 报警模块beginif(res&&(player1||player2||player3||player4))beginif(y>4'b1011||y<4'b1111)beginbeep<=1;y<=y+1;endelse beep<=0;endelsebeginy<=0;beep<=0;endendendmodule仿真波形图:实验波形仿真结果与设计要实现的功能完全一致。
智力竞赛抢答器

实验报告实验题目智力竞赛抢答器姓名:学号:学院:信息工程学院专业:电子信息科学与技术年级2009指导教师:李素梅智力竞赛抢答器实验报告一、实验目的:(1)学习智力竞赛抢答器的工作原理。
(2)学习用EDA技术进行数字系统设计的方法。
二、实验内容:⑴设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。
⑵要求:每组设置一个抢答按钮供抢答者使用;电路具有第一抢答信号的鉴别和锁存功能。
⑶发挥:在此基础上再增加计分电路和犯规电路。
三、设计思路:⑴整个系统由四个模块组成:抢答鉴别模块、抢答计时模块、抢答计分模块、鸣响模块。
⑵抢答鉴别模块利用74LS175D和74LS20D进行锁存,并利用8421 BCD数码管显示。
⑶抢答计时模块利用可进行减法计算的74LS192N进行计数。
⑷抢答计分模块由主持人控制,利用两片74LS192D和两个8421 BCD数码管组成。
(5)鸣响模块由两个或门、四个非门和一个鸣笛器件组成。
四、功能实现:⑴抢答鉴别模块本模块由信号锁存和数字显示两部分组成。
先分析信号锁存部分:信号锁存部分主要由集成寄存器74LS175D、四输入与非门74LS20D和反相器74LS04N 组成。
对集成寄存器74LS175D,CLR为其清零端,在每一次抢答以前都需要对其进行清零,1D~4D端并行的存入寄存器。
输出数据可由1Q~4Q输出,也可由~1Q到~4Q输出,本次试验均采用~1Q到~4Q输出。
开关J1~J5均为单刀双掷开关,开关两端分别接+Vcc和接地。
其中开关J5为主持人控制,接在CLR端,每次抢答前,开关J5接地,进行清零操作。
开关J1~J4分别为四位选手控制,接电源表示输入高电平,接地表示输入低电平。
输入CLK的脉冲为有效脉冲。
当主持人开关接电源后表示抢答开始,当有一个选手按下开关后,表示输入的信号有一个为高电平,其他均为低电平。
此时输入74LS175D的除一个高电平外,其他均为低电平,输出地应为一个低电平,三个高电平,经过74LS20D与非后为1,再经反相器74LS04N后为0,即低电平。
路抢答器实验报告

路抢答器实验报告一、实验目的本次实验的主要目的是设计并实现一个多路抢答器,以深入理解数字电路的基本原理和应用,掌握逻辑门、计数器、编码器、译码器等数字集成电路的使用方法,提高电路设计和调试的能力。
二、实验原理1、抢答电路采用锁存器实现抢答功能。
当有选手按下抢答按钮时,对应的锁存器被触发,将输入信号锁存,同时阻止其他选手的输入信号。
2、编码电路使用编码器将抢答者的编号转换为对应的二进制编码。
3、译码显示电路通过译码器将编码后的二进制信号转换为可在数码管上显示的数字,从而显示出抢答者的编号。
三、实验设备及材料1、数字电路实验箱2、 74LS 系列数字集成电路芯片,如 74LS175(四 D 触发器)、74LS148(8 线 3 线优先编码器)、74LS48(七段显示译码器)等3、数码管4、按钮开关5、电阻、电容等电子元件6、导线若干四、实验步骤(一)电路设计1、根据实验原理,画出多路抢答器的电路原理图。
确定各个芯片的引脚连接方式,以及与外部元件的连接关系。
2、设计合理的布局,使得电路简洁、易于布线和调试。
(二)芯片选择与安装1、从实验箱中选取所需的数字集成电路芯片,如 74LS175、74LS148、74LS48 等。
2、按照电路原理图,将芯片正确插入实验箱的插座中,注意芯片的方向和引脚的对应关系。
(三)布线连接1、使用导线将芯片的引脚与外部元件(如按钮开关、数码管、电阻、电容等)按照电路原理图进行连接。
2、确保连接牢固,避免虚接和短路现象。
(四)电路调试1、接通实验箱电源,首先检查各芯片的电源和地引脚是否连接正确,电源电压是否正常。
2、逐个按下抢答按钮,观察数码管的显示是否正确,锁存功能是否有效。
3、检查是否存在竞争冒险现象,如有,通过增加滤波电容或修改电路等方法进行消除。
五、实验结果与分析(一)实验结果1、当无人抢答时,数码管显示“0”。
2、当有选手按下抢答按钮时,数码管立即显示该选手的编号,并且其他选手的抢答无效。
智力竞赛抢答器实验报告

一:实验目的:1: 掌握抢答器的工作原理及其设计方法.2:掌握设计性试验的实验方法.3:掌握焊接技术..二:实验原理:1: 设计一个智力竞赛抢答器,可同时供8名选手或8个代表队参加比赛,他们的编号分别是1、2、3、4、5、6、7 . 8,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是1、2、3、4、5、6、7 . 8。
2: 接通电源前,抢答按钮与清零按钮都未按下。
接通电源后,主持人清除开关处于工作状态,抢答器处于工作状态,编号显示器显示为0,蜂鸣器未鸣响(为方便控制,电路设计为清除开关按下时是清零状态,未按下时为工作状态)。
等一轮抢答完成后(七段数码管显示出优先抢答队员编号,并蜂鸣器鸣响),主持人将清零开关按下数码管清为零,蜂鸣器停止鸣响。
然后先后把各队员抢答按钮与主持人清零按钮复位。
即可进入下一轮抢答。
原理为:电路中清零按钮控制D 触发器集成块74LS175清零端低电平输入,按下时清零端输入为低电平(清零端低电平有效),未按下时输入高电平。
清零后D 触发器集成块74LS175 Q`端输出全变为高电平,使编码器74HC147(有效输入电平为低电平)无有效低电平输入,七段数码管上显示为0。
3.抢答时,队员按下抢答按钮的时间有先后次序,电路中每个抢答按钮连接一个D 触发器,当一抢答按钮按下后其对应的触发器锁存住信号,Q`端输出有效低电平,同时通过反馈电路使D 触发器集成块得脉冲信号终止输入,从而使其他D 触发器停止工作,抢答后也无法锁存。
达到有先输入有先锁存功能.4:工作电路图如下:a b c d eg f LTBILEDA CB三:实验仪器:1.制好的抢答器电路板一块2.按要求的电阻.电容.二极管.开关若干,八段led数码管一个..3.焊锡.烙铁四.实验方法及步骤:1:了解电路构成,按要求准备好要的器材.2:将电器元件分好类,便于操作.进行焊接工作.3:焊接好后,进行调试工作.五.实验结论:通过这次八路抢答器的设计,我发现了以往学习中的许多不足,也让我掌握了以往许多掌握的不太牢的知识,感觉学到了很多东西。
多路智力竞赛抢答器设计实验报告

微机原理课程设计多路智力竞赛抢答器设计院系:电气及自动化工程系班级:通信一班学号:学生:八多路智力竞赛抢答器设计目录一前言 (1)1设计容及要求 (1)2实验容及方法 (2)3工作过程简介 (2)二、正文 (4)1系统概述 (4)2单元电路设计方案和原理说明 (4)抢答器电路设计 (4)定时电路设计 (6)3电路的安装与调试 (8)4心得与体会 (9)三、元器件明细表 (10)四、参考文献 (10)前言一、设计容及要求:设计容:本课题要求设计一台可供8名选手参加比赛的智力竞赛抢答器。
设计要求:1.基本功能(1)抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~ S7表示。
(2)设置一个系统清除和抢答控制开关S,该开关由主持人控制。
用来控制系统清零(编号显示数码管灭灯)和抢答的开始。
(3)抢答器具有锁存与显示功能。
即抢答开始后,选手按动按钮,锁存相应的编号,并在编号显示器上显示该编号。
同时封锁输入编码电路,禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清除为止。
2.扩展功能(1)抢答器具有定时抢答功能。
要求定时器开始倒计时,并用定时显示器显示倒计时时间。
(2)参赛选手在设定时间(30秒)抢答,抢答有效,同时定时器停止倒计时,编号显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。
(3)如果定时抢答时间已到,却没有选手抢答时,本次抢答无效,系统封锁输入编码电路,禁止选手超时后抢答,时间显示器显示0。
二、实验容及方法1.组装调试抢答器电路。
2.设计可预置时间的定时电路,并进行组装和调试。
当输人1Hz的时钟脉冲信号时,要求电路能进行减计时,当减计时到零时,能输出低电平有效的定时时间到信号。
3.完成定时抢答器的联调,注意各部分电路之间的时序配合关系。
然后检查电路各部分的功能,使其满足设计要求。
三,工作过程简介定时抢答器的总体框图(如图1.1)所示,它由主体电路和扩展电路两部分组成。
多路电子抢答器实训报告

一、实训目的本次实训旨在通过设计和制作多路电子抢答器,使学生掌握电子电路的基本原理和实际操作技能,提高学生的动手能力和创新能力。
通过实训,学生能够了解电子抢答器的结构、工作原理和设计方法,熟悉相关电子元件和电路设计软件的使用。
二、实训内容1. 电子抢答器原理与设计(1)电子抢答器原理:电子抢答器是一种用于竞赛、讲座等场合的抢答装置,具有抢答优先、锁存显示、定时报警等功能。
本实训设计的电子抢答器采用数字电路和单片机技术实现。
(2)电子抢答器设计:设计一个八路电子抢答器,包括以下功能:①输入:8个抢答开关,1个复位开关;②显示:LED数码管显示抢答编号;③报警:扬声器发出报警声;④优先锁存:优先抢答的编号一直保持,直到主持人复位;⑤定时抢答:主持人可设定抢答时间,时间到则报警。
2. 电子元件与电路设计(1)电子元件:本次实训主要使用以下电子元件:①数字电路芯片:74LS00(与门)、74LS20(或门)、74LS32(异或门)等;②数码管:共阴极或共阳极LED数码管;③扬声器:8Ω、0.5W;④单片机:如51系列单片机;⑤按键:抢答开关、复位开关;⑥电阻、电容、二极管等。
(2)电路设计:根据电子抢答器功能要求,设计电路原理图,主要包括以下部分:①抢答开关电路:由8个抢答开关、电阻、电容和晶体管组成,实现抢答信号的产生和放大;②锁存电路:由与门、或门、异或门等数字电路芯片组成,实现抢答编号的锁存;③显示电路:由数码管和单片机组成,实现抢答编号的显示;④报警电路:由扬声器、晶体管和电阻等组成,实现报警声的产生;⑤单片机控制电路:由单片机、按键、电阻等组成,实现定时抢答、复位等功能。
3. 软件设计(1)软件环境:使用C语言进行单片机编程,采用Keil uVision 5集成开发环境。
(2)软件设计:编写单片机程序,实现以下功能:①初始化:设置单片机IO口、定时器等;②抢答:检测抢答开关状态,判断抢答优先级,锁存抢答编号;③显示:更新数码管显示抢答编号;④报警:定时抢答,时间到则报警;⑤复位:按复位开关,清除抢答编号,恢复初始状态。
多路抢答器

本科学生设计性实验报告项目组长吴洋涛学号*******成员专业电子信息工程班级121班实验项目名称多路抢答器指导教师及职称涂丽琴讲师开课学期2014 至2015 学年第一学期上课时间2014 年12 月 4 日学生实验报告(三)一、实验综述1、实验要求:(1)设计一个智力竞赛抢答器,可同时提供八名选手参加比赛,按钮的编号为1、2、3、4、5、6、7、8。
(2)给主持人设置一个控制开关,用来控制系统的清零。
(3)抢答器具有数据锁存和显示的功能。
主持人将系统复位后,参赛者按抢答开关,则该组指示灯亮,并显示出抢答者的序号,同时发出报警声音。
(4)设置计分电路。
每组在开始时预置100分,抢答后由主持人控制,答对加10分,答错减10分。
(5)选做:增加抢答器定时抢答功能。
抢答时间可预设,当主持人启动开始键后,定时器开始减计数并显示,参赛选手在设定时间内进行抢答,如果定时时间到,无人抢答,定时器发出短暂的声响,本次抢答无效,封锁输入电路,禁止选手超时后抢答。
2、实验所用仪器及元器件:(1)74LS1488 线-3 线优先编码器引出端符号:0-7 编码输入端(低电平有效);EI 选通输入端(低电平有效)A0、A1、A2 编码输出端(低电平有效)GS 宽展端(低电平有效);EO 选通输出端真值表:(2)74LS13874LS138:3 线-8 线译码器当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器;若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时,138 还可作数据分配器。
管脚图:引出端符号:A、B、C 译码地址输入端;G1 选通端/(G2A)、/(G2B) 选通端(低电平有效);Y0~Y7 译码输出端(低电平有效)功能表:(3)74LS4774LS47:10线-4线优先编码器(BCD输出)74LS47为10线-4线优先编码器,共有54/74147和54/74LS147两种线路结构型式,主要电特性的典型值如下:147将9条数据线(1-9)进行4线BCD编码,即对最高位数据线进行译码。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
湖北经济学院
数字电子技术课程设计报告
课题名称:数字电子技术课程设计指导教师:
学生班级:
学生姓名:
学号:
学生院系:
2012年4月
设计任务
一、基本功能
1、设计一个智力竞赛抢答器,可同时供8名选手或8个代表队参加比赛,分别用八个抢答按钮So、S1、S
2、S
3、S
4、S
5、S
6、S7表示。
2、设置一个由主持人控制的控制开关,用来控制系统清零和抢答。
3、抢答器具有数据锁存和显示的功能。
抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时蜂鸣器给出音响提示。
此外,要封锁输入电路,禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
二、扩展功能
1、抢答器具有定时抢答的功能,抢答时间为30秒。
当节目主持人启动“开始”键后,要求定时器立即减计时,并用显示器显示,同时扬声器发出声响,声响持续时间为0.5秒左右。
2、参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。
3、如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器上显示00。
设计报告
一、设计目的
1、学习数字电路中的优先编码器,锁存器,计数器,时序控制电路,多谐振荡器等单元电路的综合运用。
2、掌握各芯片的逻辑功能及使用方法。
3、了解面包板结构及其接线方法。
4、了解数字抢答器的组成及工作原理。
5、熟悉数字抢答器的设计与制作。
二、设计步骤
1、画出原理框;
2、根据原理框图,把框图中每个部分电路设计出来,画出电路图;
3、仿真调试;
4、搜集元器件;
5、搭建电路,实现功能。
三、具体设计过程
1、画出原理框图
如图它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能,即开始抢答后,当选手按动抢答键时,能显示选手的编号,同时能封锁输入电路,禁止其他选手抢答。
扩展电路完成定时抢答的功能和时间结束时的报警功能。
2、根据原理框图,把框图中每个部分电路设计出来,画出电路图
(1)抢答电路
原理:
该电路完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;二是禁止其他选手按键操作无效。
工作过程:开关S置于"清除"端时,RS触发器的R非端均为0,4个触发器输出置0,使74LS148的ST非=0,使之处于工作状态。
当开关S置于"开始"时,抢答器处于等待工作状态,当有选手将键按下时(如按下S5),74LS148的输出Y2非Y1非Y0非=010,YEX非=0,经RS锁存后,CTR=1,BI非=1, 74LS279处于工作状态,4Q3Q2Q=101,经译码显示为"5"。
此外,CTR=1,使74LS148 的ST非=1,处于禁止状态,封锁其他按键的输入。
当按键松开即按下时,74LS148的此时由于仍为YEX非=1,使 CTR=1,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新拨到“清除"然后再进行下一轮抢答。
74LS148为8线-3线优先编码器。
仿真电路图为:
(2)定时电路
原理:
将74LS192的CO'端弃之不用,使用BO'端,在接受一个信号时,在cp脉冲的上升沿预置数就开始自减,当各位减少到0时,BO'就会输出一个负脉冲,cp2就会开始减少1,然后74LS192二开始再自减1,直到预置数最后变成00,最后在BO2'输出一个周期的负脉冲。
在时间未到时,BO2'一直到是输出正脉冲,除非最后变成00时,才会输出负脉冲,这就可以作为定时已到的信号,如果是时间到了,输出是零,时间不到,输出是1。
另外,假如有选手按键的话,则最后不会计数器不会因为自减为00而最后输出负脉冲,而是应为秒脉冲输出与CTR 非相与后当作脉冲输入74LS192的。
当没有选手按键时,CTR非为0,所以cp 脉冲就会停止输入,时间就会停止,所显示的时间就是该选手抢答的时间,但此时的定时到信号还是1。
最后通过设置74LS192的置数端的值,即第一个192的
ABCD=0000,第二个192的ABCB=1100,可定时30秒。
仿真电路图:
(3)秒脉冲发生电路
原理:
由555定时器构成的多谐振荡电路,根据公式振荡周期为T=0.7(R1+2R2)C,可计算出该振荡器的振荡周期为1秒,由于是矩形脉冲,所以一个周期内发光二极管会发一次光。
仿真电路图:
(4)报警电路
原理:
考虑到器材局限和电路简单,当定时结束时,我们用一个发光二级管的亮灯来显示报警。
由于在定时电路中提到,在时间未到时,BO2'一直到是输出正脉冲,除非最后变成00时,才会输出负脉冲,这就可以作为定时已到的信号,如果是时间到了,输出是零,时间不到,输出是1。
所以根据这个特点,将BO2'端接个非门,接上发光二级管,当定时结束时,二极管就会发光,从而报警。
仿真电路:
四、整体电路仿真
五、搭建实际电路
1、选用元件
74LS148 1片
74LS279 1片
74LS48 3片
74LS192 2片
NE555 1片
74LS00 1片
74LS04 1片
74LS08 1片
1 千欧 2个
10千欧 8个
15千欧 1个
68千欧 1个
0.1微法 1个
10 微法 1个
发光二级管 2个
开关 9个
面包板 1块
2、实际电路图及演示
六、课程设计体会
第一次做课程设计,开始很迷茫,不知道从哪里开始,对于自己的学的模电和数点都是一些最基础的知识,无从下手,不知所措,刚开始对于多路智能抢答器只是稍微了解,查了一下有关抢答器的相关知识,自己对于这个抢答器做了简单的分析,做了一个大致的框图,再把每一个框图的功能分析清楚,然后再逐个的进行单元分析,分析各个单元要用什么器件,选好了各个单元的器件后,开始自己的设计组装仿真工作,一个连线错误导致全部出错,在自己组装连线的时候尝试的很多很多次,最后才连接成功,连接成功后在尝试自己的仿真工作,在仿真的过程中,发现很多问题,需要个个的调试,逐个的排除,最后仿真成功,测试成功的瞬间终于体会到了什么叫成就感,让自己有了信息,让自己对于设计充满了兴趣,只要自己肯做,总之,这次课程设计让我知道了,努力就有希望,一切皆有可能。
但是,不能高兴的太早,搭实际电路时更是一种对耐心和细心的考验。
首先是安排芯片布局,使线路看起来简单不缠绕(虽然最后看起来还是有些乱,还需要改进的);然后就是要根据仿真一根一根线的连起来,连线的时候我已经很认真很仔细的做了,但是当调试的时候却状况百出,一开始是抢答电路无显示,计时电路不及时,但是秒发生电路还是正确的,于是再一边看仿真一边检查电路,终于发现线还是搭错了,改了很久终于改过来了,调试也对了,但是新的问题又出来了。
我发现我报警电路还没搭,于是再去接报警电路,幸好报警电路比较容易搭,要不就又要重新设计仿真,把报警电路设计进去了。
终于,还是把电路整体电路搭完了,总结一句话,真要自己设计制作一个电路,不简单,但是只要花时间花精力去做,也不难,“有志者,事竞成”。
10。