芯片延迟测试 PPT
合集下载
新片WAT测试讲解课件
实时反馈与预测性维护
未来的WAT测试将实现实时反馈和预测性维护，能够在测试过程中及时发现问题并给出解决方案，同时预测可能 出现的故障和风险，提高系统的可靠性和稳定性。
对于新片WAT测试行业的未来展望与思考
新片WAT测试行业的未 来发展前景
随着新技术的发展和新片WAT测试技术的 不断成熟，新片WAT测试行业将迎来更加 广阔的发展空间，未来的发展前景非常乐观 。
1 2
研发专用测试设备
针对特定复杂环境和严苛条件，研发专用测试设 备，以适应各种复杂环境和严苛条件下的测试需 求。
加强与科研机构的合作
与科研机构合作，引入先进的测试技术和方法， 以应对复杂环境和严苛条件下的测试需求。
3
制定应急预案
针对可能出现的意外情况和不可抗力因素，制定 应急预案，确保测试工作能够迅速恢复正常。
高低温试验箱、振动台、恒温恒湿箱 、亮度计、色度计、测试软件等。
测试方法
将手机屏幕放置在高低温试验箱中， 设置温度范围为-20℃~60℃，循环 次数为10次，每次持续2小时。在每 个温度下，测试屏幕的亮度、色度、 对比度等参数，观察是否存在偏差。 在振动台上进行振动测试，模拟手机 在日常使用中可能遇到的振动情况， 检测手机屏幕是否存在损坏或脱落现 象。
WAT测试的发展历程和应用领域
WAT测试最初起源于半导体产业发达的美国，随着半导体技 术的不断发展，WAT测试逐渐成为行业内的标准流程。近年 来，随着中国半导体产业的快速发展，WAT测试在国内的应 用也越来越广泛。
WAT测试主要应用于半导体芯片制造领域，包括集成电路、 模拟电路、数字电路等。随着技术的发展和应用领域的扩展 ，WAT测试也逐渐应用于其他领域，如光电、传感器等半导 体相关产业。
未来的WAT测试将实现实时反馈和预测性维护，能够在测试过程中及时发现问题并给出解决方案，同时预测可能 出现的故障和风险，提高系统的可靠性和稳定性。
对于新片WAT测试行业的未来展望与思考
新片WAT测试行业的未 来发展前景
随着新技术的发展和新片WAT测试技术的 不断成熟，新片WAT测试行业将迎来更加 广阔的发展空间，未来的发展前景非常乐观 。
1 2
研发专用测试设备
针对特定复杂环境和严苛条件，研发专用测试设 备，以适应各种复杂环境和严苛条件下的测试需 求。
加强与科研机构的合作
与科研机构合作，引入先进的测试技术和方法， 以应对复杂环境和严苛条件下的测试需求。
3
制定应急预案
针对可能出现的意外情况和不可抗力因素，制定 应急预案，确保测试工作能够迅速恢复正常。
高低温试验箱、振动台、恒温恒湿箱 、亮度计、色度计、测试软件等。
测试方法
将手机屏幕放置在高低温试验箱中， 设置温度范围为-20℃~60℃，循环 次数为10次，每次持续2小时。在每 个温度下，测试屏幕的亮度、色度、 对比度等参数，观察是否存在偏差。 在振动台上进行振动测试，模拟手机 在日常使用中可能遇到的振动情况， 检测手机屏幕是否存在损坏或脱落现 象。
WAT测试的发展历程和应用领域
WAT测试最初起源于半导体产业发达的美国，随着半导体技 术的不断发展，WAT测试逐渐成为行业内的标准流程。近年 来，随着中国半导体产业的快速发展，WAT测试在国内的应 用也越来越广泛。
WAT测试主要应用于半导体芯片制造领域，包括集成电路、 模拟电路、数字电路等。随着技术的发展和应用领域的扩展 ，WAT测试也逐渐应用于其他领域，如光电、传感器等半导 体相关产业。
PD芯片介绍PPT课件
而Eg= (x)。 在光通信和CATV应用中，x＝0.53为最好。 外延片表面微缺陷密度（D） 为降低暗电流，提高反向击穿电压， D<10个/cm2(（缺陷直径<20μm），此值
要求越小越好。，
各种异质结介面晶格失配常数（Δa/a） 为防止各外延层产生线位错和晶体微缺陷， Δа/а应尽量小，不得大于 3×10-
减小II，要求各异质结介面严格的晶格匹配，Δа/а尽量小，缓冲层、吸收层、 顶层均为完美晶体。
IT除取决于InGaAs材料本身的温度特性和实际的工作温度。
2019/9/12
9
二.PD 芯片设计说明
3电学参数 正向压降(VF), VF越小越好，VF＝（Eg，WF，Ns），式中Eg是N、P电极接触
的半导体材料禁带宽度，WF电极金属材料的功函数，Ns是半导体材料表面 的参杂浓度，此值大不仅影响芯片的可靠性，还影响带宽。
29
华为专用PD芯片 PT2110-005-6-KHW产品
测试项目
技术指标
测试条件
11
5.工艺流程设计
PD芯片前部工艺路线
淀积SiN和SiO2 复合钝化膜
一次光刻 扩散区
Zn扩 散
二次光刻 引线孔
背面蒸发 Au
蒸发 Cr/Au
合金
三次光刻 电极
淀积增 透膜
减薄
2019/9/12
12
自动测试
烘烤
包装或全测
QA 入库检测
2019/9/12
自动划片
清洁度检察 （100倍）
目检 （100倍）
掺杂剂Zn形成。如下图示，
1.光入射到PD吸收区并被吸收，产生光生载流子（电子—空穴对），
2. 光生载流子在PN结反偏电场作用下，通过扩散、漂移作用，被反偏电
要求越小越好。，
各种异质结介面晶格失配常数（Δa/a） 为防止各外延层产生线位错和晶体微缺陷， Δа/а应尽量小，不得大于 3×10-
减小II，要求各异质结介面严格的晶格匹配，Δа/а尽量小，缓冲层、吸收层、 顶层均为完美晶体。
IT除取决于InGaAs材料本身的温度特性和实际的工作温度。
2019/9/12
9
二.PD 芯片设计说明
3电学参数 正向压降(VF), VF越小越好，VF＝（Eg，WF，Ns），式中Eg是N、P电极接触
的半导体材料禁带宽度，WF电极金属材料的功函数，Ns是半导体材料表面 的参杂浓度，此值大不仅影响芯片的可靠性，还影响带宽。
29
华为专用PD芯片 PT2110-005-6-KHW产品
测试项目
技术指标
测试条件
11
5.工艺流程设计
PD芯片前部工艺路线
淀积SiN和SiO2 复合钝化膜
一次光刻 扩散区
Zn扩 散
二次光刻 引线孔
背面蒸发 Au
蒸发 Cr/Au
合金
三次光刻 电极
淀积增 透膜
减薄
2019/9/12
12
自动测试
烘烤
包装或全测
QA 入库检测
2019/9/12
自动划片
清洁度检察 （100倍）
目检 （100倍）
掺杂剂Zn形成。如下图示，
1.光入射到PD吸收区并被吸收，产生光生载流子（电子—空穴对），
2. 光生载流子在PN结反偏电场作用下，通过扩散、漂移作用，被反偏电
集成电路芯片测试技术教学课件19CTA8280测试机
谢谢大家！
CTA8280测试机
6
3.TIF测试接口模块 TIF测试接口模块主要用于完成测试终端间的信息传递以及系统模拟量的数 据采集工作，测试机内部至少需要配置一块，该模块可提供高精度模拟电 压测量单元，可实现电脑对测试机的模拟信号采集，通过软件对测量模式 的选择，可测量单端信号、差分信号。
CTA8280测试机
表3.2 DVI模块主要技术指标
技术指标 2 8
四象限：PV+、PV-、PI+、PI四象限：MV+、MV-、MI+、MI-
±50V ±2000mA
电压量程（自动选择）
±50V、±25V、±10V、±5V、±2.5V、±1V
电流量程（自动选择）
驱动分辨率 测量分辨率 电压电流钳位分辨率 电压驱动精度 电流驱动精度 电压测量精度 电流测量精度 电压钳位精度 电流钳位精度
±2A、±1A、±400mA、±100mA、±50mA、±20mA、 ±10mA、±5mA、±2mA、±1mA、±100μA、±10μA
16Bits 16Bits 16Bits ±0.05% ±0.1% ±0.05% ±0.1% ±0.25% ±0.25%
CTA8280测试机
8
5.TMU四路时间测量模块 TMU模块有四路独立的时 间测量单元，时间测量单 元设有输入阻抗匹配、触 发电平设置、测量时钟设 置、测量模式设置等功能， 可测量信号的频率、周期、 高电平宽度、低电平宽度、 上升沿时间、下降沿时间 等功能，时间测量的最高 分辨率为100pS,PMU模块 的主要技术指标如表3.3所 示。
图 3.2 CTA8280 测试机
CTA8280测试机
电源
总线
T I F
芯片资料PPT
其他领域应用展望
物联网领域
物联网设备需要大量芯片支持， 如传感器芯片、RFID芯片等。
汽车电子领域
汽车智能化、电动化趋势加速， 对芯片需求不断增长，如自动驾 驶芯片、车载娱乐系统芯片等。
医疗器械领域
医疗器械对芯片精度和稳定性要 求极高，如心脏起搏器芯片、医
疗影像设备芯片等。
05
芯片产业链及竞争格局分析
产业链上游：原材料与设备供应商
原材料
主要包括硅片、光刻胶、化学气体、 靶材等，这些原材料的质量直接影响 到芯片的质量和性能。
设备供应商
芯片制造需要高精度的设备，如光刻 机、刻蚀机、离子注入机等，这些设 备的供应商在产业链上游占据重要地 位。
产业链中游：芯片设计与制造企业
芯片设计
芯片设计是芯片产业链的核心环节，需要专业的芯片设计人才和先进的EDA工 具。
行业标准制定
行业组织和企业积极参与芯片标准制定，推动产 业规范化发展。
知识产权保护
加强知识产权保护力度，保障创新者的合法权益 ，促进技术创新和产业发展。
THANKS
感谢观看
混合信号芯片
同时包含模拟和数字 电路的芯片，用于处 理复杂的信号和控制 任务。
芯片主要技术参数解析
封装形式
指芯片封装后的外观和尺寸， 如DIP、QFP、BGA等。
工作电压与电流
芯片正常工作所需的电压和电 流范围。
工艺制程
描述芯片制造过程中所使用的 技术，如纳米级别表示晶体管 尺寸大小。
引脚数
芯片上的引脚数量，决定了芯 片与外部电路的连接能力。
完善的质量检测体系
建立全面的质量检测体系，对பைடு நூலகம்个生 产环节进行严格把关，确保产品符合 质量要求。
芯片测试原理
© 2011 Amkor Technology, Inc.
Amkor Proprietary Business Information
11.8.29, USER ID
Test category
Military Testing — Involves performing rigorous testing over a temperature range and documenting the results. Incoming Inspection — Testing of devices by a customer to insure the quality of the devices purchased before using them in an application. Assembly Verification — Verifies that the devices survived the assembly process and that they were assembled correctly. The tests performed during assembly verification are similar to that of package testing and may be a subset of package testing. This activity is usually performed offshore. Failure Analysis — The process of analyzing device failures to determine why the device failed. Determining the cause of a failure yields information that can improve device reliability.
IC工艺技术13集成电路可靠性PPT79页课件
硅片级可靠性（工艺可靠性）
产品可靠性取决于设计，工艺和封装 相同设计规则，相同工艺和封装的不同产品应有相同的可靠性水平 可靠性要从源头－设计抓起 可靠性是内在质量，是靠‘做’出来的，不是靠‘测’出来的
可靠性设计
电路设计的可靠性考虑 器件和版图结构设计的可靠性考虑 工艺设计的可靠性考虑
可靠性设计 －电路设计时的考虑
耗损失效期
在曲线的最后区域，失效速率急剧上升，意味着封装器件达到了预期寿命，诸如开裂和过度的应力不可能对该区域有重大影响，因为这些问题造成的失效应更早出现。引起该失效的最典型的原因是较慢锈蚀过程的累积效应。失效速率开始快速上升的时间应该超过系统的预期寿命，以保证消费者的质量要求。
（三）硅片级可靠性设计和测试
可靠性试试验 (1)
可靠性评价不可能等待器件自然失效后再进行测试和分析，而是通过一系列模拟环境和加速试验，使器件在较短的时间内失效，然后再进行失效机理的分析。 加速因子包括潮气、温度、一般的环境应力和剩余应力等。 设计合理的加速试验，可以达到检测器件可靠性的目的。 选择合适的样本数也是可靠性试验的关键参数之一，因为样本数少了，不能真实反映器件的可靠性，样本数太大的话，又会造成资源的浪费，需用数理统计方法，合理选择样本数。
28
MTTF (Years) 125oC 60% UCL
243
MTTF (Years) 90oC 60% UCL
4060
温度循环（T/C）
条件： 500 cycles, -65℃ to +150℃ at a ramp rate of 25℃/min and with 20 min dwell at each temperature extreme 目的：模拟环境温度变化,考核温度交替变化对产品机械/电性能的影响，暴露粘片/键合/塑封等封装工艺/材料缺陷，及金属化/钝化等圆片工艺问题 失效机理：不同材料间热膨胀系数差异造成界面热匹配问题，造成金线断裂、键合脱落致使开路，塑封开裂使密封性失效、界面分层使热阻增大 、钝化层开裂、硅铝接触开路、芯片开裂
产品可靠性取决于设计，工艺和封装 相同设计规则，相同工艺和封装的不同产品应有相同的可靠性水平 可靠性要从源头－设计抓起 可靠性是内在质量，是靠‘做’出来的，不是靠‘测’出来的
可靠性设计
电路设计的可靠性考虑 器件和版图结构设计的可靠性考虑 工艺设计的可靠性考虑
可靠性设计 －电路设计时的考虑
耗损失效期
在曲线的最后区域，失效速率急剧上升，意味着封装器件达到了预期寿命，诸如开裂和过度的应力不可能对该区域有重大影响，因为这些问题造成的失效应更早出现。引起该失效的最典型的原因是较慢锈蚀过程的累积效应。失效速率开始快速上升的时间应该超过系统的预期寿命，以保证消费者的质量要求。
（三）硅片级可靠性设计和测试
可靠性试试验 (1)
可靠性评价不可能等待器件自然失效后再进行测试和分析，而是通过一系列模拟环境和加速试验，使器件在较短的时间内失效，然后再进行失效机理的分析。 加速因子包括潮气、温度、一般的环境应力和剩余应力等。 设计合理的加速试验，可以达到检测器件可靠性的目的。 选择合适的样本数也是可靠性试验的关键参数之一，因为样本数少了，不能真实反映器件的可靠性，样本数太大的话，又会造成资源的浪费，需用数理统计方法，合理选择样本数。
28
MTTF (Years) 125oC 60% UCL
243
MTTF (Years) 90oC 60% UCL
4060
温度循环（T/C）
条件： 500 cycles, -65℃ to +150℃ at a ramp rate of 25℃/min and with 20 min dwell at each temperature extreme 目的：模拟环境温度变化,考核温度交替变化对产品机械/电性能的影响，暴露粘片/键合/塑封等封装工艺/材料缺陷，及金属化/钝化等圆片工艺问题 失效机理：不同材料间热膨胀系数差异造成界面热匹配问题，造成金线断裂、键合脱落致使开路，塑封开裂使密封性失效、界面分层使热阻增大 、钝化层开裂、硅铝接触开路、芯片开裂
集成电路芯片系统封装与测试
2020/11/24
21
•测试仪
测试仪是测试集成电路的仪器。它负责按 照测试向量对集成电路加入激励，同时观 测响应。目前，测试仪一般都是同步的， 按照时钟节拍从存储器中调入测试向量。
2020/11/24
22
• 测试的分类：
– 鉴定测试 – 生产测试 – 用户测试 – 可靠性测试 – 电学性能测试
正确工作。
（2）确定电路失效的原因和所发生的具体部位，以便改 进设计和修正错误。
2020/11/24
16
•测试介绍
• 测试：就是检测出生产过程中的缺陷，并挑 出废品的过程。
• 测试的基本情况：封装前后都需要进行测试。 • 测试与验证的区别：目的、方法和条件。 • 测试的难点：复杂度和约束。 • 可测性设计：有利于测试的设计。
2020/11/24
28
• 完全测试的含义
例如：N个输入端的逻辑，它有2N个状态。 组合逻辑：在静态状态下，需要2N个顺序测试矢量。动
态测试应考虑状态转换时的延迟配合问题，仅仅顺序 测试是不够的。
时序电路：由于记忆单元的存在，电路的状态不但与当 前的输入有关，还与上一时刻的信号有关。它的测试 矢量不仅仅是枚举问题，而是一个排列问题。最坏情 况下它是2N个状态的全排列，它的测试矢量数目是一 个天文数字。
技术创新，变革未来
§1 系统封装
半导体器件复杂性和密度的急剧增加推动了更 加先进的VLSI封装和互连方式的开发。 • 印刷电路板（printed Circuit Board-PCB） • 多芯片模块（Multi-Chip Modules-MCM） • 片上系统（System on a Chip-SOC）
2020/11/24
Hale Waihona Puke 17•简单的测试例子A Z
《芯片延迟测试》课件
结束语
芯片延迟测试的重要性无法忽视，未来的研究方向是如何更好地结合人工智能算法来提高测试的效率和 准确性。
3
测试执行过程
详细描述测试的执行过程，包括采集数据和记录测试结果等。
4
测试数据分析
阐述如何分析测试数据，包括延迟值的统计和评估等。
常见问题及解决方案
延迟值波动大的原因及解决方案
分析延迟值波动大的可能原因，并提出相应的解决方案。
延迟测试结果与模拟设计不符的原因及解决方案
探讨延迟测试结果与模拟设计不符的原因，并给出解决方案。
测试过程中出现意外情况的处理方法
介绍测试过程中可能出现的意外情况，并提供相应的应对策略。
延迟测试的应用
芯片性能优化
阐述如何通过延迟测试来优 化芯片的性能，提高系统的 响应速度。
系统稳定性评估
说明如何利用延迟测试评估 系统的稳定性，确认系统的 响应是否符合要求。
故障原因排除与分析
介绍延迟测试在故障排除和 故障分析中的应用，帮助快 速定位问题。
《芯片延迟测试》PPT课 件
# 芯片延迟测试
概述
1 意义
2 常用测试方法
了解芯片延迟测试的重要性，为后续的工 作奠定基础。
介绍几种常见的芯片延迟测试方法，包括 静态测试和动态测试。延迟测试的流程 Nhomakorabea1
测试准备工作
讲解测试前的准备工作，包括设备准备、环境设置等。
2
延迟测试方案确定
说明如何确定测试方案，包括参数设定和测试条件选择等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 发射-捕获LOC测试：采用如图所示扫描链结构，在扫描使能信号SE保持
为“1”情况下，用多个测试时钟CLK把第一个测试向量V1串行移入到扫 描触发器，然后使能信号SE置为“0”，把组合部分的响应信号捕获到 扫描触发器，再把此响应信号作为第二个测试向量V2发射给组合部分， 进而捕获与分析V2的测试响应
基本扫描测试基本原理 对原始输入和伪输入“发射”一对测试向量 （V1,V2）,使得某根信号线或某条路径源处产生状态转换，第一个测试向 量初始化电路，第二个向量发射转换，然后以系统时钟频率捕获与分析 输出响应。
• 增强扫描：增强扫描对组合电路的延迟测试图形，无顺序施加一对测试
向量，以系统时钟速率运行测试，优点是可按组合电路测试生成方法生 成测试图形，测试图形施加无顺序，故障覆盖率高，缺点是因附加的锁 存器导致面积和延迟开销大，系统时钟CK和扫描使能之间的关系难控制， 另外的问题还有假路径激活，导致过测试。
• 随机测试：在额定的时钟频率下把随机测试图形施加给被测电路，优点是可
以采用片内BIST电路，以电路运行速度进行实速测试，且可检测出没建模的故 障，缺点是对长路径的覆盖率低，测试时功耗和噪声都比平常高。
• 功能测试：在额定的时钟频率下把功能性测试图形施加给被测电路，优点是
精确度高，以电路运行速度进行实速测试，且可检测出没建模的故障，缺点 是故障覆盖率低且难分析，测试图形生成难度大，测试施加成故
障），分为上升延迟故障STR和下降延迟故障STL，分别描述门对上升和 下降信号的延迟时间长。如图与非门上升延迟故障时序图
• GDF模型的优点：模型简单，易于处理，不足是未考虑其他门的延迟积
累效应和忽略了连线的延迟。例：如图多路选择器
• 发射-移位LOS测试：也可采用基本扫描链结构。测试图形施加方式是：
扫描使能信号SE保持为“1”，用多个测试时钟CLK把第一个测试向量V1 串行移入到扫描发射器，施加V1，然后用一个测试时钟CLK把第二个测 试向量V2串行移入到扫描发射器，接着使使能信号SE置为0,发射V2，最 后把组合部分的响应信号捕获到扫描发射器，进入分析测试响应。时序
• 结构性测试：基于延迟故障模型和电路结构生成测试图形，优点是可以采用
ATPG工具进行测试生成，故障覆盖率高，诊断容易，缺点是只是基于简化的 故障模型生成测试图形，难考虑到其他未建模的缺陷，为提高故障覆盖率需 增加可测性设计结构，测试施加非常困难。
• 增强扫描 • 发射-移位LOS • 发射-捕获LOC
门延迟故障模型GDF：该模型假定逻辑门的延迟是从门的输入端到输出端 的，门的上升延迟时间和下降延迟时间可以不同，延迟可以从不同的门 输入到不同的门输出，且假定互连延迟已累积到门延迟内。门故障模型 是假定延迟故障源于有故障的门，可分为转换故障和小门延迟故障（沿 最长的延迟路径作的测试，工业界应用很少）。
芯片延迟测试
• 芯片延迟测试的重要性 • 芯片延迟测试的目的 • 芯片延迟的故障模型 • 芯片延迟的测试方法 • 芯片延迟测试施加方法
芯片延迟测试的重要性：电路速度越来越高；缺陷数目随着特征尺寸不 断下降而剧增，延迟超出给定设计时间范围的几率就增大
• 门延迟故障 • 路径延迟故障 • 门传输延迟故障 • 互连传播延迟故障 • 惯性延迟故障 • 最大最小延迟故障
不考虑互连延迟。
• 惯性延迟：也称转换延迟，为门输出转换时间与门输入转换时间之差，
其值与输入电容、器件参数和输出电容有关，也与输入上升时间或下降 时间以及其他输入的影响有关。
• 最大最小延迟：根据工艺参数的变化范围所提取的最大和最小延迟时间，
没考虑门延迟和互联延迟的关联情况。
• 随机测试 • 功能测试 • 结构性测试
图如下：
大家应该也有点累了，稍作休息
大家有疑问的，可以询问和交流
• 路径延迟故障模型PDF：用来描述信号传播路径上某些导通的晶体管、
扩散造成的缺陷和互连线等，导致信号延迟超出了额定的时间间隔， PDF考虑了从原始输入到输出的积累延迟。PDF可分为鲁棒测试和非鲁 棒测试。
• 门传输延迟：门电路内部传输信号时从一个输入到输出所造成的延迟，