计算机组成原理实验_2.1_总线与寄存器__赖晓铮
计算机组成原理实验报告.(DOC)
计算机组成原理课程实验报告第二章模型机模块实验对于硬件的描述可以有多种方法：如原理图，真值表，高级语言（本手册使用ABEL/VHDL），时序图等，在本手册中可以使用以上的四种方式来综合描述硬件。
2.1 寄存器实验实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验电路：寄存器的作用是用于保存数据的，因为我们的模型机是8位的，因此在本模型机中大部寄存器是8 位的，标志位寄存器(Cy, Z)是二位的。
CPTH 用74HC574 来构成寄存器。
74HC574 的功能如下：1. 在CLK的上升沿将输入端的数据打入到8 个触发器中2. 当OC = 1 时触发器的输出被关闭，当OC=0 时触发器的输出数据74HC574工作波形图实验1：A，W 寄存器实验寄存器A原理图寄存器W 原理图寄存器A，W 写工作波形图连接线表：系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。
在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。
计算机组成原理实验 2.3 比较器(仲裁器) 赖晓铮
●
●
三 路 仲 裁 器 电 路 图
“线与”电路
仲 裁 器 输 入 A 电 行 路 图
仲裁器输入B行和C行电路图
（三）比较器（仲裁器） 实验
思考题：
●
●
●
●
假设仲裁器不仅输出最大值，还要标识最大值所在的输入 端。请参考比较器电路的三色LED灯，在三路仲裁器的基础 上增加三路标志位LED灯，标注最大值所在的输入端。 请在三路仲裁器的基础上，把仲裁电路改为“留小撤大”， 即把三路输入数据中的最小者输出到仲裁总线上显示。 请在数据比较器电路的基础上，增加总线、74LS244缓冲器 和数码管，构造一个双路仲裁器：不仅可以判断两路8位输 入数据的大小，而且输出其中最大者到数码管显示。 除了串行级联，74LS85比较器还可以通过并行级联方式扩 展比较器的位数，原理如后图所示。请参照后图使用 74LS85并行级联的方式构造一个16位数据比较器，并说明 其工作原理。
●
实验步骤：
● 请根据逻辑图和真值表制作
一位和双位比较器电路。 单位比较器
双 位 比 较 器
实验步骤：
● 启动仿真，在八位数据比较器的输入端DSW_A和DSW_B随
机
写入两个相等或不等的8位数据，记录比较器输出的结果 （LED灯显示）。
比较器（仲裁器）实验
实验步骤：
●
请在8位数据比较器电路的基础上，通过74LS85串行级联 的方式构造一个16位数据比较器。并且启动仿真，随机输 入两个16位数据，记录16位数据比较器输出的结果。 启动仿真，在三路仲裁器的输入端DSW_A、DSW_B和DSW_C 随机写入三个相等或不等的8位数据，记录数码管显示的仲 裁总线结果。 请在三路仲裁器电路的基础上，扩充成四路仲裁器。启动 仿真，随机输入四个相等或不等的8位数据，记录数码管显 示的仲裁总线结果。
计算机组成原理寄存器实验
计算机组成原理寄存器实验
对于计算机组成原理中的寄存器实验，具体操作如下：
1. 打开仿真软件，选择Verilog HDL模块。
2. 设计寄存器模块，包括输入端口（数据、读写、地址）、输出端口（数据）、内部存储器、控制逻辑等。
3. 编写Verilog HDL代码，并进行仿真验证。
4. 制作电路原型，将寄存器模块连接到其他模块中，并进行电路测试。
5. 测试寄存器模块，输入不同的数据和地址，进行读取和写入操作，并验证数据是否正确。
6. 根据实验结果进行调整、优化，并重新进行电路测试和部署。
需要注意的是，寄存器实验需要掌握Verilog HDL基本语法、数字电路原理、以及计算机组成原理相关知识。
在实验过程中，需要注意电路的正确性和稳定性，并严格遵守实验室安全规范。
计算机组成原理实验 2.2 进位加法器 赖晓铮
（二）进位加法器 实验
实验目的：
● 了解半加器和全加器的电路结构。
●
●
（二）进位加法器 实验
思考题：
●
请问本实验的运算器是补码运算器。原码运算器还是无符 号数运算器？与串行进位加法器相比，并行进位加法器的优 势是什么？所谓的“并行”在哪里？ 本实验中，运算器可以表示的数值范围是多少？请把运算 器电路分别修改为四位无符号数运算器和五位补码运算器 （一位符号位），并分别写出各自新的数值范围。
●
并行进位加法器的进位链
C1=Y0+X0C0 C2=Y1+X1C1 =Y1+X1Y0 +X1X0C0 C3=Y2+X2C2=Y2+X2Y1 +X2X1Y0 +X2X1X0C0 C4=Y3+X3C3=Y3+X3Y2 +X3X2Y1 +X3X2X1Y0 +X3X2X1X0C0
串行 并行
令Yn= An· Bn Xn= (An⊕Bn) 称Yn为4位进位加法链的进位产生函数。 称Xn为4位进位加法链的进位传递函数。
……
Fn-2
F1
F0
Cn B’n-1
FA
Cn-1 B’n-2
FA
Cn-2
C2
B’1 ……… …
FA
C1
FA B’0
C0
M=0加 M=1减
方式控制M Bn-1
An-1
Bn-2
第三章总线20100908
大连理工大学软件学院 赖晓晨
四、总线标准
1、概念：
系统与模块、模块与模块之间的一个互连的标 准界面，能够隐藏符合标准的部件内部的操作细 节。
芯片内部总线，例如运算器和cache之间的总线。
系统总线（板级总线）
处理器与主存、I/O等部件之间的信息传输线。 三总线结构：数据总线、地址总线、控制总线
通信总线
计算机系统之间，或计算机与其他设备之间的信 息传输线。
大连理工大学软件学院 赖晓晨
3.2 总线的分类
计算机 通信总线
计算机 设备1 设备2
自学：p48-p52
3.4 总线结构
单总线 多总线
– 双总线 – 三总线 – 四总线
大连理工大学软件学院 赖晓晨
一、单总线结构
CPU
主存
I/O接口
I/O接口 … I/O接口
大连理工大学软件学院 赖晓晨
I/O 设备1
I/O
I/O
设备2 … 设备n
一、单总线结构
CPU
主存
I/O接口
I/O接口 … I/O接口
电气特性：
信号线的电平范围。逻辑“1”，逻辑“0”。 TTL电平、CMOS电平。
大连理工大学软件学院 赖晓晨
二、总线特性
机械特性：
物理尺寸、插头形状、管脚数、排列顺序。
电气特性：
信号线的电平范围。逻辑“1”，逻辑“0”。
TTL电平(晶体管逻辑电平)
1
(计算机组成原理)实验二存储器和总线实验
状态 未选中 禁止 读出
CS#:片选信0 号 1 0 数据写入 写入
2020/7/8
6
存储器部件 的结构图
❖ 存储容量： ❖ 256×8位
M-R M-W
A7 — A0
20 21 18 19 22 23 1 2 3 4 5 6 7 8
OE WE CS A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 6116 D7 D6 D5 D4 D3 D2 D1 D0
关输入控制信号 I/O-R=1
置299寄存器为循 环左移操作状态
MS1S0=001
关闭RO寄存器的输 出信号RO-B=1
打开299数据输出 开关299-B=0
置299寄存器为装
数状态S1S0=11
T4=
(按动
一次START开关)将
数据打入299
打开RO寄存器的输 出信号RO-B=0 数据送上总线
T4＝
B-R0
BUS TO REG D7-D0
B-R1
2020/7/8
B-R2
B-R3
22
寄存器单元（REG UNIT）
❖ 由4片74LS374组成R0、R1、R2、R3 四个寄存器， 其中R2为SI变址寄存器，R3为SP寄存器。
❖ 74LS374：8D寄存器
CLK：时钟脉冲，打入寄存器控制信号 OE#：输出允许信号。
I/O-R S1 S0 M
Ai
ALU UNIT
移位器299
299-B CY
T4
2020/7/8
返回
21
寄存器单元（REG UNIT）
R0-B
REG TO BUS D7-D0 R1-B
R2-B
R3-B(SP-B)
计算机组成原理存储器实验报告
计算机组成原理存储器实验报告一、实验目的本次实验的目的是通过实际操作，了解存储器的组成和工作原理，掌握存储器的读写操作。
二、实验原理存储器是计算机中的重要组成部分，用于存储程序和数据。
存储器按照存储介质的不同可以分为内存和外存，按照存储方式的不同可以分为随机存储器（RAM）和只读存储器（ROM）等。
本次实验使用的是随机存储器，随机存储器是一种易失性存储器，数据在断电后会丢失。
随机存储器按照存储单元的位数可以分为8位、16位、32位等，按照存储单元的数量可以分为256×8、512×16、1024×32等。
随机存储器的读写操作是通过地址线和数据线来实现的。
读操作时，CPU将要读取的地址通过地址线发送给存储器，存储器将该地址对应的数据通过数据线返回给CPU。
写操作时，CPU将要写入的数据通过数据线发送给存储器，存储器将该数据写入到对应的地址中。
三、实验器材1. 存储器芯片：AT24C022. 单片机：STC89C523. 电源、示波器、万用表等四、实验步骤1. 连接电路将AT24C02存储器芯片和STC89C52单片机按照电路图连接好，连接好电源和示波器等设备。
2. 编写程序编写程序，实现对AT24C02存储器的读写操作。
程序中需要设置存储器的地址和数据，以及读写操作的指令。
3. 烧录程序将编写好的程序通过编程器烧录到STC89C52单片机中。
4. 运行程序将电源接通，运行程序，观察示波器上的信号波形，检查读写操作是否正确。
五、实验结果经过实验，我们成功地实现了对AT24C02存储器的读写操作。
通过示波器观察到了地址线和数据线的信号波形，证明了程序的正确性。
六、实验总结通过本次实验，我们深入了解了存储器的组成和工作原理，掌握了存储器的读写操作。
同时，我们也学会了如何编写程序并将程序烧录到单片机中。
这些知识对于我们深入学习计算机组成原理和嵌入式系统开发都具有重要的意义。
计算机组成原理实验报告 存储器和总线实验
西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：存储器和总线实验学号：312011*********实验日期：2013-12-15一、目的熟悉存储器和总线的硬件电路二、实验原理（1）存储器和总线的构成1、总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。
二片74LS374锁存当前的数据、地址总线上的数据以供LED显示。
（如图1）图1 总线布局图2、存储器采用静态RAM（1片6264）3、存储器的控制电路由一片74LS32和74LS08组成。
(如图2)图2 存储器控制电路布局图（2）存储器和总线的原理1.总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片74LS244作为地址总线（如图3）。
总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当BUS=0时数据由外到内。
图3 总线单元2.由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图4）。
6264的数据、地址总线已经接在总线单元的外部总线上。
存储器有3个控制信号：地址总线设置存储器地址，RM＝0时，把存储器中的数据读出到总线上；当WM ＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。
为了更方便地编辑内存中的数据，在实验机处于停机状态时，可由监控来编辑其中的数据。
图4 内存单元原理图三、使用环境计算机组成原理实验箱四、实验步骤（一）存储器的写操作1．把内部地址总线AJ1（8芯的盒型插座）与CPT-B板上二进制开关单元中的J3插座相连（对应二进制开关H0~H7），把内部数据总线DJ8与CPT-B板上的J2插座相连（对应二进制开关H8~H15）。
计算机组成原理实验指导书
第二章分部实验为掌握计算机的基本组成和工作原理，并为课程设计做准备，本章安排了四个分部实验，这些实验均在COP2000计算机组成原理实验仪上进行。
§2.1 分部实验1本实验包括寄存器的验证实验及运算器的验证、设计实验。
2.1.1 寄存器实验寄存器是一种重要的数字电路部件, 常用来暂时存放数据、指令等。
一个触发器可以存储一位二进制代码，存放N位二进制代码，用N个触发器即可。
因为我们的模型机是8位的，因此在本模型机中大部分寄存器是8位的，标志位寄存器(Cy, Z)是二位的。
在COP2000实验仪中，寄存器由74HC574构成，它可以存放8位二进制代码，其中的一位二进制代码是由一个D触发器来存储的。
首先，我们先介绍一下74HC574的工作原理。
图2-1是74HC574的原理图。
图2-1 74HC574原理图我们可以看到，在CLK的上升沿，输入端的数据被打入到8个触发器中。
当OC = 1 时，触发器的输出被关闭，当OC=0时，触发器输出数据。
表2-1列出了74HC574的使用方法。
表2-1 74HC574使用方法图2-2为74HC574的工作波形图。
图2-2 74HC574工作波形图一、实验一：A，W寄存器实验1、实验器材COP2000计算机组成原理实验仪、万用表。
2、实验目的（1）了解并掌握74HC574的工作原理及使用方法。
（2）掌握寄存器A，W的工作原理。
3、实验要求分别验证A，W寄存器的功能。
4、实验原理OC CLK Q7..Q0 注释1 X ZZZZZZZZ OC为1时触发器的输出被关闭0 0 Q7..Q0 当OC=0时触发器的输出数据0 1 Q7..Q0 当时钟为高时，触发器保持数据不变X D7..D0 在CLK的上升沿将输入端的数据打入到触发器中A，W寄存器是作用于ALU输入端的两个寄存器，两个参与运算的数分别来自A或W。
图2-3、图2-4分别为寄存器A，W的原理图。
图2-3 寄存器A原理图图2-4 寄存器W原理图A，W寄存器的写工作波形如图2-5所示。
计算机组成原理的实验报告
计算机组成原理的实验报告一、实验目的本次实验的主要目的是深入理解计算机组成原理中的关键概念和组件，通过实际操作和观察，增强对计算机硬件系统的认识和掌握能力。
具体包括：1、了解计算机内部各部件的工作原理和相互关系。
2、熟悉计算机指令的执行流程和数据的传输方式。
3、掌握计算机存储系统的组织和管理方法。
4、培养分析和解决计算机硬件相关问题的能力。
二、实验设备本次实验使用的设备包括计算机、逻辑分析仪、示波器以及相关的实验软件和工具。
三、实验内容1、运算器实验进行了简单的算术运算和逻辑运算，如加法、减法、与、或等操作。
观察运算结果在寄存器中的存储和变化情况。
2、控制器实验模拟了指令的取指、译码和执行过程。
分析不同指令对计算机状态的影响。
3、存储系统实验研究了内存的读写操作和地址映射方式。
考察了缓存的工作原理和命中率的计算。
4、总线实验观察数据在总线上的传输过程和时序。
分析总线竞争和仲裁的机制。
四、实验步骤1、运算器实验步骤连接实验设备，将运算器模块与计算机主机相连。
打开实验软件，设置运算类型和操作数。
启动运算，通过逻辑分析仪观察运算过程中的信号变化。
记录运算结果，并与预期结果进行比较。
2、控制器实验步骤连接控制器模块到计算机。
输入指令序列，使用示波器监测控制信号的产生和变化。
分析指令执行过程中各个阶段的状态转换。
3、存储系统实验步骤搭建存储系统实验电路。
进行内存读写操作，改变地址和数据，观察存储单元的内容变化。
分析缓存的替换策略和命中率的影响因素。
4、总线实验步骤连接总线模块，配置总线参数。
多个设备同时发送数据，观察总线的仲裁过程。
测量数据传输的时序和带宽。
五、实验结果与分析1、运算器实验结果加法、减法等运算结果准确，符合预期。
逻辑运算的结果也正确无误。
观察到在运算过程中，寄存器的值按照预定的规则进行更新。
分析：运算器的功能正常，能够准确执行各种运算操作，其内部的电路和逻辑设计合理。
2、控制器实验结果指令能够正确取指、译码和执行，控制信号的产生和时序符合指令的要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
件74LS244、74LS273和74LS374的异同。
【3】寄存器实验
实验步骤：
7） 手动拨码开关输入新数据0x55到总线BUS（#SW_BUS= 0）。 此时，新的数据会冲掉R0寄存器保存的原有数据0xAA么？ 若再令#R0_BUS=0，会出现什么情况？
● 为何常见的CPU都是8位、16位或32位总线？可以使用7位或 10位的总线么？计算机总线的位数是由什么决定的？ 32位 CPU是否一定比8位CPU的处理能力强？
● 74LS194的SL端和SR端是提供D0D1D2D3端移入数据还是保存 D0D1D2D3端移出数据？假设要保存74LS194的D0D1D2D3端移出 的数据，该怎么修改寄存器电路？
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验
8） 假设手动拨码开关分别打入数据0xAA和0x55到R0寄存器 （74LS374）和DR寄存器（74LS273），并且同时令 #R0_BUS=0和#DR_BUS= 0，会出现什么情况？在总线上可以 同时选择多个寄存器输出（导通输出端三态门）么？
四位双向移位寄存器 74LS194
【4】移位寄存器实验
实验内容：
● 构建一条8位总线的寄存器数据通路，将若干寄存器通过总 线连பைடு நூலகம்起来。
● 通过拨码开关手动输入数据到某个寄存器；或者从一个寄 存器向另一个寄存器赋值。同时，利用移位寄存器实现数 据的置数、左移、右移等功能。
● 比较以下器件两两之间的异同：触发器74LS74和74LS175， 寄存器74LS273和74LS374，寄存器74LS273和移位寄存器 74LS194。
（一）总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
计算机组成原理 实验系列
一、总线与寄存器
二、进位加法器
三、比较器（仲裁器）
四、计数器
五、运算器
六、存储器
七、时序发生器 八、微程序控制器 九、硬布线控制器
赖晓铮 博士 华南理工大学 laixz@ QQ: 68046508
（一）总线与寄存器 实验
实验目的：
● 掌握总线以及数据通路的概念及传输特性。 ● 理解锁存器、通用寄存器及移位寄存器的组成和功能。
2) 令寄存器R0（74LS374）的R0_CLK端上升沿跳变，把总线上 的数据0xAA存入R0。
3) 令#SW_BUS=1，三态门74LS244阻断，观察总线BUS的状态。 4) 令#R0_BUS=0，74LS374输出选通，观察总线BUS的状态。 5) 令寄存器DR（74LS273）的DR_CLK端上升沿跳变，把总线上
2) 移位寄存器74LS194的“左移”功能可以作为把寄存器存 储的8位二进制数据做“×2”的乘法操作；其“右移”功 能则作为把寄存器存储的8位二进制数据做“÷2”的除法 操作。请问在执行上述操作的过程中，74LS194的SL端和 SR端应该连接“1”还是“0” ？
（一）总线与寄存器 实验
思考题：
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 手动拨码开关输入数据到BUS总线，使74LS175的D端（即 BUS总线的BUS_0）分别接高，低电平，观察并记录CLK上 升沿 、下降沿跳变时刻的Q端、#Q端状态。观察当 74LS175的端置0后，74LS175输出Q端、#Q端的变化。比 较74LS175和74LS74的异同。
74LS273&374 逻辑功能表
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
寄存器R0：74LS374 数据缓冲寄存器DR：74LS273
【3】寄存器实验
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1； #SW_BUS=0，启动仿 真，三态门74LS244导通，手动拨码开关输入数据0xAA 到 总线，观察此时寄存器74LS374和74LS273输出端的状态。
祝您成功
● 把原码数据0x5A和0x9A分别加载到移位寄存器74LS194，然 后两个数据都分别执行一次“左移”（即“×2”乘法操 作）。请问哪个数据会出现错误？假设把补码数据0x5A和 0x9A加载到移位寄存器74LS194中，分别执行一次“左移” （即“×2”乘法操作），请问哪些数据会出现错误？
知识回顾 Knowledge Review