石英晶振设计电路,Oscillation Circuit Design Overview
石英晶体振荡电路设计
石英晶体振荡电路设计摘要：不同的制造商提供各种形状与大小的石英晶体，其性能指标也各不一样。
这些指标包括谐振频率、谐振模式、负载电容、串联阻抗、管壳电容以及驱动电平。
本应用笔记帮助读者理解这些指标参数，并允许用户根据应用选择合适的晶体以及在MAX1470超外差接收机电路应用中获得最佳效果。
不同的制造商提供各种形状与大小的石英晶体，其性能指标也各不一样。
这些指标包括谐振频率、谐振模式、负载电容、串联阻抗、管壳电容以及驱动电平。
本篇应用笔记帮助读者理解这些指标参数，并允许用户根据应用选择合适的晶体以及在MAX1470超外差接收机电路应用中获得最佳效果。
晶体的等效电路见图1。
图中包括了动态元件：电阻Rs、电感Lm、电容Cm和并联电容Co。
这些动态元件决定了晶体的串联谐振频率和谐振器的Q值。
并联电容Co是晶体电极、管壳和引腿作用的结果。
图1. 晶体模型以下详细给出主要的性能指标。
谐振频率晶体频率可以根据接收频率指定。
由于MAX1470使用低端注入的中频，晶体频率可由下式给出(单位为MHz)：对于315MHz应用，晶体的频率可为，而在应用时需要晶体。
仅基频模式的晶体需要指定(无需泛音)。
谐振模式晶体具有两种谐振模式：串联(两个频率中的低频率)和并联(反谐振，两个频率中的高频率)。
所有在振荡电路中呈现纯阻性时的晶体都表现出两种谐振模式。
在串联谐振模式中，动态电容的容抗Cm、感抗Lm相等且极性相反，阻抗最小。
在反谐振点。
阻抗却是最大的，电流是最小的。
在振荡器应用中不使用反谐振点。
通过添加外部元件(通常是电容)，石英晶体可振荡在串联与反谐振频率之间的任何频率上。
在晶体工业中，这就是并联频率或者并联模式。
这个频率高于串联谐振频率低于晶体真正的并联谐振频率(反谐振点)。
图2给出了典型的晶体阻抗与频率关系的特性图。
图2. 晶体阻抗相对频率负载电容和可牵引性在使用并联谐振模式时负载电容是晶体一个重要的指标。
在该模式当中，晶体的总电抗呈现感性，与振荡器的负载电容并联，形成了LC谐振回路，决定了振荡器的频率。
晶体Crystal振荡电路原理、分类及设计
晶体Crystal振荡电路原理、分类及设计目录1.文档简介 (3)2.晶体振荡电路的工作原理 (3)2.1石英晶体特性 (3)2.2并联型晶体振荡电路 (4)2.3串联型晶体振荡电路 (6)3.时钟的重要参数 (6)4.晶体振荡器种类 (11)4.1普通晶体振荡器 (11)4.2温度补偿晶体振荡器 (12)4.3恒温晶体振荡器 (14)5.CRYSTAL（晶体）电路设计 (14)5.1晶体电路设计器件说明及选择 (15)5.2PCB布局设计 (16)6.晶体常见问题举例 (16)6.1不起振问题分析与解决 (16)6.2频偏过大 (17)7.总结 (17)附录一相关公式推导一 (18)附录二相关公式推导二 (20)1.文档简介本文主要介绍了晶体振荡电路的工作原理，时钟的重要参数，晶体振荡器的种类，晶体电路设计及晶体常见问题的举例。
2.晶体振荡电路的工作原理晶体（石英晶体）振荡电路主要由主振电路和石英谐振器组成，主振电路将直流能量转换成交流能量，振荡器频率主要取决于石英晶体谐振器。
振荡电路一般采用反馈型电路，按晶体在振荡电路中的作用，又可以分为串联型晶体振荡电路和并联型晶体振荡电路。
本章首先介绍石英晶体的特性，然后分别介绍并联型晶体振荡电路和串联型晶体振荡电路的结构及工作原理。
2.1石英晶体特性晶体（石英晶体）之所以能作为振荡器产生时钟，是基于它的压电效应：所谓的压电效应是指电和力的相互转化，即，如果在晶体的两端施加压缩或拉伸的力，晶体的两端会产生电压信号；同样的，在晶体的两端施加电压信号，晶体会产生形变。
而且这种转化在某特定的频率上效率最高，此频率（由晶片的尺寸和形状决定）即为晶体的谐振频率。
实际应用的晶片是由石英晶体按一定的方向切割而成的，晶片的形状可以各种各样，如方形、矩形或圆形等。
由于晶体的物理性质存在各向差异性，相同的晶体按不同晶格方向切下的晶片，会产生不同的物理特性。
因此，晶体的切割方法是非常重要的，对石英晶体来说，有AT/BT/DT/GT/IT/RT/FC/SC等不同的切法，要根据具体的需求选择相应的切法切割晶片，其中最常用的有AT切和SC切。
CMOS石英晶振最优起振条件分析与电路设计(精)
CMOS 石英晶振最优启振条件分析与电路设计摘要 :本文基于自动控制原理,对 Pierce CMOS晶振电路的启振条件作了详细的分析, 对电路中影响石英晶振起振的各种寄生参数作了深入研究,结合 Matlab 对理论分析作了验证,并以 15Mhz 晶振为例,设计了一个保证晶振可靠起振的最优反相器,最后通过 HSPICE 模拟进一步验证了理论分析的正确性。
关键词:CMOS ;石英晶振;启振条件The optimum start-up conditions analysis and Circuit design of CMOS Crystal Oscillator Jiang Renjie(School of Computer Science, National University of Defense TechnologyAbstract :This paper investigates the start-up conditions in Pierce CMOS crystal oscillator base upon the auto-control principle . The effect of oscillator start-up conditions caused by crystal circuit parasitics has been analyzed theoretically in detail. The result of theoretical analysis is verified using Matlab, and the optimum inverter which can guarantee circuit oscillate reliably has been designed for the 15Mhz crystal oscillator as an example. Finally, using Hspice simulation, the correctness of the theoretical analysis is verified further.Key words:CMOS, Crystal oscillator, Start-up conditionI . 引言在现代电子系统中, Pierce CMOS 晶振电路,作为时钟发生器,得到越来越广泛的应用 [1][2][8][10]。
石英晶振
石英晶振即所谓石英晶体谐振器（无源晶振）和石英晶体振荡器（有源晶振）的统称。
一般把晶振等同于谐振器理解，振荡器就是通常所指钟振。
无源晶振为crystal（晶体），有源晶振叫做oscillator（振荡器）。
无源晶振是有2个引脚的无极性元件，需要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法并不准确；有源晶振有4只引脚，是一个完整的振荡器，其中除了石英晶体外，还有晶体管和阻容元件，因此体积较大。
无源晶体没有电压的问题，信号电平是可变的，也就是说是根据起振电路来决定的，同样的晶体可以适用于多种电压，可用于多种不同时钟信号电压要求的DSP （Digital Signal Processing数字信号处理器），而且价格通常也较低。
无源晶体相对于晶振而言其缺陷是信号质量较差，通常需要精确匹配外围电路（用于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路需要做相应的调整。
有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。
有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。
相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，而且价格高。
石英晶振是一种用于稳定频率和选择频率的电子元件，已被广泛地使用在无线电话、载波通讯、广播电视、卫星通讯、仪器仪表等各种电子设备中。
晶振封装一般分为插件（Dip）和贴片（SMD）。
插件又分为HC-49U、HC-33U、HC-49S、音叉型（圆柱状晶振）。
HC-49U一般称49U，有些采购俗称“高型”，而HC-49S一般称49S，俗称“矮型”，音叉型（圆柱状晶振）按照体积分可以分为φ3*10、φ3*9、φ3*8、φ2*6、φ1*5、、φ1*4等。
石英晶体振荡电路石英谐振器
6.8 k
C1 120 p 200 (a )
C4为微调电容， 用来改变振荡 频率，不过频 率调节范围是 很小的。
37
石英谐振器
2.串联型晶体振荡电路
电路结构
等效电路
注：晶体相当于短路元件，常串接在正反馈支路中。
29
石英谐振器
二、石英晶体振荡电路
石英晶体在电路中可以起三种作用：
一是充当等效电感，晶体工作在接近于并联谐振频率 fp
的狭窄的感性区域内， 这类振荡器称为并联谐振型石英晶体 振荡器；
二是石英晶体充当短路元件，并将它串接在反馈支路内， 用以控制反馈系数，它工作在石英晶体的串联谐振频率fq上， 称为串联谐振型石英晶体振荡器； 三是充当等效电容，使用较少。
12
石英谐振器
(4)恒温控制式晶体谐振器(OCXO)：将晶体和振荡电路置 于恒温槽中，以消除环境温度变化对频率的影响。OCXO频 率精度是10-7～10-8量级，对某些特殊应用甚至达到更高。主 要用于移动通信基地站、国防、导航、频率计数器、频谱和 网络分析仪等设备、仪表中。
13
石英谐振器
目前发展中的还有数字补偿 式晶体振荡器(DCXO)微机补偿
电 感 三点式
电 容 三点式 石英晶 体
10-2～10-4
10-3～10-4 10-5～10-11
差
好 好
几千赫～几十兆 赫
几兆赫～几百兆 赫 几百千赫～一百 兆赫
可在较宽范围内调节频率
只能在小范围内调节频率 （适用于固定频率） 只能在极小范围内微调频 率（适用于固定频率）
易起振，输出振 幅大
晶振电路设计原理
晶振电路设计原理晶振电路是一种非常重要的电路，它通常被用于电子设备和通信设备中。
它有很多优秀的特性，高稳定性、高准确度、高精度、高频率等等。
在晶振电路中，晶体是决定其性能的关键元素。
晶体的种类很多，比如石英晶体、AT晶体、GT晶体等等。
晶振电路设计涉及到很多方面，接下来我们就来了解一下晶振电路设计的一些原理和方法。
1. 晶振种类(2) 振荡频率在几百KHz到几MHz之间的中频晶振；(4) 振荡频率在1GHz以上的微波晶振。
石英晶体是应用最广泛的一种晶体，因为它具有高稳定性、高频率、高精度等优良特性。
AT晶体和GT晶体也都有不错的性能，但应用范围较窄。
(1) 晶振反馈电路：这种电路采用晶振自激振荡的方式。
晶振单元首先起到产生信号的作用，然后通过反馈电路将输出信号再次输入到晶振单元，使晶振单元维持振荡。
这种电路具有简单、可靠等特点，但需要考虑反馈电路的稳定性。
(2) 晶振放大电路：这种电路是将晶振产生的信号放大后输出的电路，通常用于调谐电路和收发机构。
这种电路具有放大增益高、抗干扰能力强等特点。
3. 晶振电路设计的关键因素(1) 晶体的特性：晶体的工作频率、频率稳定度、质量因数、振子常数等都是晶振电路设计的关键因素。
晶体越贵，其性能越好。
(2) 晶振电路的布局：晶振电路的布局一般要避免干扰源，尽量使电路简单，稳定性好。
一般情况下，晶振电路与功率晶体管等高噪声元件之间要隔一定距离。
(3) 晶振电路的调试：调试是晶振电路设计的关键，需要仔细调试才能保证其正常工作。
调试的过程中，一般要注意晶振的频率、输出电平、输出效率，尽可能达到设计要求。
(4) 外部干扰的抑制：晶振电路很容易受到外部干扰的影响，因此需要加入恰当的抑制措施，如一定的屏蔽手段、抑制干扰信号的滤波、加强电路的耐干扰能力等。
4. 晶振电路的应用晶振电路广泛应用于电子产品和通信设备中，如调频广播、电视信号接收、手机、GPS等等。
这些设备中，晶振电路起到了非常重要的作用，通过精密的晶体控制脉冲信号，保证了信号的正确传输和处理，使设备能够正常工作。
石英晶体振荡器设计参考
石英晶体振荡器设计参考石英晶体振荡器设计参考振荡器是一种将直流电能转换为具有一定频率的交流电能的装置，而将石英晶体谐振器（以下简称晶体）作为频率控制元件的振荡器就叫做石英晶体振荡器（以下简称晶振）。
由于晶体的机械品质因数（Q值）可达到105～106数量级，其相移随频率的变化△Φ/△ω很大，故晶振有很高的频率稳定度，约在10-4～10-12的范围。
目前晶振被广泛应用到军、民用通信电台、微波通信设备、程控电话交换机、无线电综合测试仪、移动电话发射台、高档频率计数器、GPS、卫星通信、遥控移动设备等。
目前晶振有以下八类：普通晶体振荡器（XO）、压控晶体振荡器（VCXO）、温度补偿晶体振荡器（TCXO）、恒温晶体振荡器（OCXO）、温补压控晶体振荡器（TCVCXO）、恒温压控晶体振荡器（OCVCXO）、微机补偿晶体振荡器（MCXO）和铷-晶体振荡器。
其中，温度补偿晶体振荡器包括模拟温补、数字温补、模拟-数字混合温补和单片机温补的晶体振荡器。
以下根据晶振的分类和应用，对晶振设计时需考虑的问题做一下简单介绍。
1.晶体的选用（1）切型的选取晶体的切型有AT、BT、CT、DT、ET、FT、ST、x+5、AC、BC、FC、LC、SC等，每种切型都有各自的特性，而目前在晶振中应用最多的切型是AT切和SC切。
由于AT切石英片的尺寸合适，便于加工，体积可以做的很小，在较宽的温度范围内具有良好的频率温度特性（在-55℃～85℃范围内可达到±25×10-6），并有较高的压电活性等优点，从而得到最广泛的应用。
它是石英谐振器中最重要的一种切型，频率范围约为800kH z～350MHz，采用离子刻蚀技术，其基音频率可达到1GHz左右。
目前的温度补偿晶体振荡器基本都是采用的AT切型晶体。
SC切晶体是一种双旋转切型晶体。
由于它具有应力补偿和热瞬变补偿特性，故其频率与热应力及电极应力在表面内所产生的应力无关。
因此，这种切型具有老化小、相位噪声低、短期频率稳定性好、热滞效应小及开机特性好等优点，特别适用于高稳定晶体振荡器。
一种压控石英晶体振荡器电路的设计
收稿日期:2000-08-21.作者简介:陈 钊(1975-),男,硕士研究生;武汉,华中科技大学电子科学与技术系(430074).一种压控石英晶体振荡器电路的设计陈 钊 刘三清 余岳辉 贺小勇(华中科技大学电子科学与技术系)摘要:分析了压控石英晶体振荡器(VCXO)的原理、设计特点,设计了一个集成的V CXO 驱动电路,该部分电路主要包括一个频率控制电路和一个自动增益控制电路,可以在芯片外部器件的共同作用下对石英晶体振荡器进行实时频率控制和振幅调整.设计的V CXO 能输出高稳定度、振幅恒定的时钟信号.关 键 词:压控石英晶体振荡器;频率控制;自动增益控制中图分类号:T N 752.2 文献标识码:A 文章编号:1000-8616(2001)01-0056-03在现代电子系统中,往往利用振荡器来产生标准的参考频率,为系统提供一个时钟基准信号.由于石英晶体具有很高的Q 值,其相移随频率的变化很大,因此,在石英晶体振荡器中,只要有微小的频率变化,石英晶体振荡器就会产生很大的相移来补偿电路其他部分引起的相位变化,从而达到稳定频率的作用.压控石英晶体振荡器(VCXO)就是利用这种特性进行工作的,通过改变VCXO 两端的电压,实现对频率的线性控制.对VCXO 的基本要求是:频率稳定度好,压控灵敏度高,控制特性的线性度好,线性区域宽等[1~3].本文描述的压控电路利用反馈实现了对频率的线性控制,同时还设计了振幅反馈(自动增益控制)电路对振幅进行调整.1 V CXO 压控原理VCXO 的主振电路如图1所示,石英晶体谐图1 VCXO 主振电路荡器的标称振荡频率是35.328MH z.振荡电路采用的是单门晶体振荡器.图1中C t 1与C t2是由电压控制的可调电容,在使用中用变容二极管代替;电阻R 1起到偏置反相器的作用,使信号相移180b ,使之工作在线性放大区,晶体谐振器XTAL 与C t1和C t2组成的0形网络产生180b 的相移,从而总相移达到360b ,又由于反相器工作在线性放大区,其电压增益远远大于1,因此满足振荡的两个基本条件.变容二极管pn 结的结电容C j 与加于变容二极管上的反向偏压V R 之间的关系为C j =K /(V R +5)n ,(1)式中,K 为常数;5为接触电势差;n 为变容指数,与pn 结的杂质分布情况有关[1].若用反相器的恒流源等效电路代替反相器,则图1所示的电路就是皮尔斯振荡电路.若不考虑反相器跨导的相角对频率的影响(实际上,跨导的相角过大将使振荡器不满足零相位条件,因而振荡器将振荡在与谐振器无关的其他频率上[1]),并设C t1=C t2=C j ,则C t1与C t2相串联作为晶体谐振器的负载电容C L ,即C L =1/(1/C t 1+1/C t2)=C j /2.(2)由谐振条件,令回路总电抗为零,可计算得振荡频率X U X 0{1-[C q /(2C 0)][C L /(C 0+C L )]},(3)式中,X 0为回路自然谐振频率,X 0=[(C q +C 0)/(L q C q C 0)]1/2.由式(1)~(3),得X U X 01-C q 2C 012C 0(V R +5)n/K +1,可见当V R 减小时,X 亦相应减小,即振荡频率下降,反之振荡频率上升.第29卷第1期 华 中 科 技 大 学 学 报 Vol.29 No.12001年 1月 J.Huazhong U niv.of Sci.&T ech.Jan.20012 电路结构VCXO 的原理框图如图2所示,图中各部分图2 V CXO 原理图电路构成完整的反馈回路,能将石英晶体谐振器产生的振荡信号变成频率稳定、振幅合适的时钟信号,虚线框内的电路表示芯片外接的电路.电路各部分功能与原理分述如下.BIAS.BIAS 电路为整个VCXO 电路提供一个稳定的偏置电压,以保证整个电路能稳定工作,在BIAS 电路中包含有自启动电路,以避免零电流状态,BIAS 电路用改进的威尔逊电流镜等构成反馈回路.这个电路能在弱反型阈值电压下工作以便获得一个低功耗、低电源电压的基准.DAC.这是一个8位分辨率的数/模转换器,其原理图如图3所示.DAC 内含16个4位分压图3 DA C 原理图式D/A 转换器SU B -DAC.信号B [7~0]是由DSP 送来的控制信号,经BU FFER 缓冲后送出W[7~0],其中低四位W [3~0]直接送入SUB -DAC 作D/A 转换,高四位W [7~4]经4~16译码电路产生片选信号以对16个SUB -DAC 进行选择,未被选中的SUB -DAC 的分压电阻将全部接在分压通路上.这样,DAC 即可达到16@24=28的精度.放大及频率控制电路.原理图如图4所示,图4 放大及频率控制电路接收由DAC 输出的控制信号DAC -OUT,经缓冲、滤波和比较放大,作用于PMOS 管M P 及pnp 晶体管T P 上,形成受DAC -OUT 控制的电压,以调节压控电容的偏置电压,改变可调电容的大小.DAC -OUT 输入到N 沟输入CM OS 差分放大器GM 1的反相输入端.假设某时刻DAC -OUT 升高,则PMOS 管M P 栅源电压|V GSMP |将减小,使得流经MP 及TP 的电流减小,压控振荡器的压控电压随之下降,若压控电容采用二极管电容,则电容增加,振荡频率下降.反之,若DAC -OU T 降低,则振荡频率上升,从而达到控制频率的目的.时钟产生及振幅控制电路.这部分电路是整个VCXO 中重要的组成部分,它能对振荡信号进行振幅调整以产生规整的高稳时钟信号.电路如图5所示,由振荡器、自动振幅控制(AGC )电路、参考电压产生电路和偏置电路等部分组成.图5 时钟产生及振幅控制电路为防止由于温度、电源、工艺等引起的频率漂移,需要对振幅进行调整.当振荡器的增益过大时,输出波形将会失真,增益过小,振荡器将停振.因此,本设计采用了自动增益控制电路.如图4所示,C 2,R 3和反相放大器(-A 1)构成微分放大器,对从XTALO 送入的振荡信号进行采样、放57第1期 陈 钊等:一种压控石英晶体振荡器电路的设计大,再经由C3,R4和C4组成的低通0型滤波器滤波后,由放大器(-A2)放大,这样,在A点得到的就是经放大的随振幅变化的电压信号V A. V A接在差分输入电压比较器(它的开环增益很大)的反相输入端,与同相输入端的参考电压V B 进行比较,比较结果送给M3的栅极,从而控制振荡放大器M1和M2的增益.当振幅过大时,差分输入比较器的输出将使得M3的栅极电位下降,等效电阻减小,振荡放大器的增益减小,输出振荡信号的振幅相应减小;反之,输出振荡信号的振幅会相应增大.当振荡信号的振幅为某一幅值时,达到动态平衡,从而实现了对振幅的自动调整.M4~M7及C5,R5和R6构成参考电压产生电路,其作用是使B点电压保持恒定.M4和M7处于饱和态,而M5和M6处于微饱和态,这两个PMOS管的栅压分别取自D点和C点,电流i1为M6和M7的漏源电流之和,即i1=i dM6+i dM7,假设由于电源电压波动导致i1增大,使得M6栅压升高,M6的栅源电压&V GS&将下降,则i dM6下降,从而维持i1基本恒定.M5栅压取自V D,而V D基本不受电源电压波动影响,所以,i2也是恒定的,从而B点电压不受电源电压变化的影响.M8右侧的电路构成偏置电路,为整个时钟产生电路提供偏置电流.电路开始工作时,V c使M11偏置到工作电压.其中差分放大器A4的同相输入端电压取自源跟随器M11的输出,反相输入端的电压是电阻R7上的电压,差分放大器的输出给了由M9,M12和R7构成的双向输出放大器,其源极输出至差分放大器的反相输入端,而反相输出到放大器M8.由于差分放大器和双向输出放大器的反馈作用,可维持电流i3的基本恒定,经M8和M9电流镜像作用后,产生恒定的偏置电流提供给整个时钟产生电路.运用TSPICE(T annar tools)对以上提出的时钟产生及振幅控制电路进行仿真,使用标准的晶体谐振器模型,从仿真结果可看出该时钟产生及振幅控制电路能很好地起振,VCXO的输出振幅基本稳定,基本满足电路的要求.选用了标称频率为35.328MH z的晶体谐振器模型,频率调整范围为?50@10-6,VCXO的输出电流为1mA.如果能对时钟产生及振幅控制电路作进一步改进,将使输出的时钟信号的稳定度更好.参考文献[1]赵声衡.石英晶体振荡器.长沙:湖南大学出版社,1997.[2]V ittoz E A,Degr auwe M G R,Bitz S.High-perfor-mance Crystal Oscillator Circuits:T heory and Applica-tion.IEEE J.Solid-state Cir cuits,1988,23(3):774 ~783[3]弗雷金M E.晶体振荡器设计与温度补偿.杜丽冰,詹汉强译.北京:人民邮电出版社,1985.The C ircuit Design of a Voltage-controlledCrystal OscillatorChen Zhao L iu Sanqing Yu Yuehui He X iaoyongAbstract:A general theory of voltage-controlled crystal oscillator(VCXO)is discussed.An integrated VCXO driver circuit is presented which contains mainly a frequency controlled circuit and an automatic gain control circuit.This driver circuit can be used to tune the frequency and regulate the am plitude of crystal oscillator.The VCXO circuit can put out clock signals w ith high stable frequency and the constant ampl-i tude.Key words:voltag e-controlled crystal oscillator(VCXO);frequency control;autom atic gain controlC hen Zhao Postgraduate;Dept.of Electronics Sci.&Tech.,HU ST,Wuhan430074,China.58华中科技大学学报2001年。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Oscillation Circuit Design Overview
Oscillation Circuit Design Key Parameters
DRIVE LEVEL (DL), OSCILLATION FREQUENCY AND LOAD CAPACITANCE (CL),
OSCILLATION ALLOWANCE, FREQUENCY-TEMPERATURE CURVE
DRIVE LEVEL (DL)
The drive level of a crystal unit is shown by the level of the operating power or the current consumption (see Figures 9,10, and 11). Operating the crystal unit at an excessive power level will result in the degradation of its characteristics, which may cause frequency instability or physical failure of the crystal chip. Design your circuit within absolute maximum drive level.
OSCILLATION FREQUENCY AND LOAD CAPACITANCE (CL)
The load capacitance (CL) is a parameter for determining the frequency of the oscillation circuit. The CL is represented by an effective equivalent capacitance that is loaded from the oscillation circuit to both ends of the crystal unit (see Figure 12). The oscillation frequency varies depending upon the load capacitance of the oscillation circuit. In order to obtain the desirable frequency accuracy, matching between the load capacitances of the oscillation circuit and the crystal unit is required. For the use of the crystal unit, match the load capacitances of the oscillation circuit with the load capacitances of the crystal
unit.
OSCILLATION ALLOWANCE
To ensure stable oscillation, the negative resistance of the circuit should be significantly larger than the equivalent series resistance (the oscillation allowance is large). Ensure that the oscillation allowance is at least five times as large as the equivalent series resistance.
Oscillation Allowance Evaluation Method
Add resistor "Rx" to the crystal unit in series and ensure that the oscillation starts or stops. The approximate negative resistance of the circuit is the value obtained by adding the effective resistance "Re" to the maximum resistance "Rx" when the oscillation starts or stops after gradually making Rx value larger. Negative resistance |- R| = Rx + Re
|−R| is a value at least five times as large as the maximum equivalent series resistance (R1 max.) of the crystal unit.
*Re is the effective resistance value during oscillation.
Re = R1 (1 + CO/CL ) 2
FREQUENCY-TEMPERATURE CURVE
Frequency temperature characteristics of tuning fork crystals is shown by negative quadratic curve which has a peak at 25ºC as per left graph.
Please make sure to consider the temperature range and frequency accuracy you need since magnitude of frequency variation becomes larger and larger as the temperature range becomes wider.
[Approximation formula of frequency temperature characteristics]
f_tem = B(T-Ti) 2
B : Parabolic coefficient
T : Given temperature
Ti : Turnover temperature 。