计算机组成原理双端口存储器实验报告
计算机组成原理双端口存储器实验报告
计算机组成原理实验报告实验名称双端口存储器实验专业软件工程学院计算机与软件学院姓名徐振兴班级（2）学号20111344069 指导老师任勇军实验日期2013.5.24 得分一、实验类别原理性+分析性二、实验目的⑵了解双端口静态存储器IDT7132的工作特性及其使用方法；⑵了解半导体存储器怎样存储和读取数据；⑶了解双端口存储器怎样并行读写；⑷熟悉TEC-8模型计算机中存储器部分的数据通路。
三、实验设备⑴TEC-8 实验系统1台⑵双踪示波器1台⑵直流万用表1块⑷逻辑测试笔（在TEC-8 实验台上） 1 支四、实验电路双端口RAM 电路由1 片IDT7132 及少许附加电路组成，存放程序和数据。
IDT7132 有2 个端口，一个称为左端口，一个称为右端口。
2 个端口各有独立的存储器地址线、数据线和3 个读、写控制信号： CE#、R/W#和OE#，可以同时对器件内部的同一存储体同时进行读、写。
IDT7132 容量为2048 字节，TEC-8 实验系统只使用64 字节。
在TEC-8 实验系统中，左端口配置成读、写端口，用于程序的初始装入操作，从存储器中取数到数据总线DBUS，将数据总线DBUS 上的数写入存储器。
当信号MEMW 为1 时，在T2 为1 时，将数据总线DBUS 上的数D7～D0 写入AR7～AR0 指定的存储单元；当MBUS 信号为1 时，AR7～AR0 指定的存储单元的数送数据总线DBUS。
右端口设置成只读方式，从PC7～PC0 指定的存储单元读出指令INS7～INS0，送往指令寄存器IR。
程序计数器PC 由2 片GAL22V10（U53 和U54）组成。
向双端口RAM 的右端口提供存储器地址。
当复位信号CLR#为0 时，程序计数器复位，PC7～PC0 为00H。
当信号LPC 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入PC。
当信号PCINC 为1 时，在T3 的上升沿，完成PC 加1。
双端口存储器实验报告
双端口存储器实验报告实验目的：1.了解双端口存储器的结构和工作原理。
2.掌握Verilog HDL语言的基本应用。
3.掌握ModelSim软件的使用方法。
实验内容：双端口存储器是指具有两个读写口的存储器，它可以通过一个端口写入数据，同时通过另一个端口读出数据，常用于数字信号处理、图像处理等领域。
本实验将通过Verilog HDL语言编写程序，使用ModelSim软件进行仿真验证，实现一个简单的双端口存储器。
具体实验内容如下：2.编写Verilog HDL程序实现简单的双端口存储器。
在程序中，定义数据存储器、读写使能信号、读写数据等变量，并利用always语句实现对数据的读写操作。
3.使用ModelSim软件进行仿真验证。
在ModelSim中创建项目，导入设计文件和仿真波形文件，进行波形仿真，验证程序的正确性。
实验步骤：双端口存储器是指具有两个读写口的存储器，其中一个读写口用于读写存储器内部的数据，另一个用于与外部系统交换数据。
在双端口存储器的结构中，存储器数据的读写可以同时进行，而无需互斥。
在读数据端口和写数据端口的操作中，存在两个读写控制信号，一个是读写使能信号，用于控制读写操作是否有效；另一个是写使能信号，用于控制数据写入操作的触发。
2.编写Verilog HDL程序实现简单的双端口存储器。
module dual_port_memory (input clk,input [3:0] addr1,input [3:0] addr2,input [7:0] data_in,input rd_en1,input rd_en2,input wr_en,output [7:0] data_out1,output [7:0] data_out2);reg [7:0] mem[0:15]; // 定义存储器数组// 读写操作always @(posedge clk) beginif (wr_en) // 写操作mem[addr1] <= data_in;else if (rd_en1) // 读操作1data_out1 <= mem[addr1];else if (rd_en2) // 读操作2data_out2 <= mem[addr2];endendmodule在程序中定义了一个16位的存储器数组mem。
实验4：双端口存储器实验 ----独立方式
河北环境工程学院
《计算机组成原理》实验报告
作者：
系（部）：
专业班级：
学号：
成绩：__________________
评阅教师：__________________
年月日
一、实验目的
1、了解双端口静态存储器IDT7132的工作特性及其使用方法；
2、了解半导体存储器怎样存储和读取数据；
3、了解双端口存储器怎样并行读写；
4、熟悉LK-TEC-9模型计算机存储器部分的数据通路；
二、预习内容
1.掌握双端口存储器的使用方法
2. 掌握TEC-8模型计算机存储器的部分的数据通路
三、实验环境及主要器件
1．TEC-8实验系统 1台
2. 逻辑测试笔 1支
3. 双踪示波器 1台
4. 逻辑测试笔 1支
四、实验内容
1、从存储器地址10H开始，通过左端口连续向双端口RAM中写入3个数：85H，60H，38H。
在写的过程中，在右端口检测写的数据是否正确。
2、从存储器地址10H开始，连续从双端口RAM的左端口和右端口同时读出存储器的内容。
五、实验步骤
六、实验结果分析与讨论。
计算机组成原理实验2报告
双端口存储器原理实验
组员：方睿翔111500922
李家成071808114
一、实验目的
1．了解双端口静态存储器IDT7132的工作特性及其使用方法； 2．了解半导体存储器怎样存储和读取数据；
3．了解双端口存储器怎样并行读写；
4. 熟悉TEC-8模型计算机存储器部分的数据通路。
二、实验原理图
三、实验记录表：
SD为数据开关的值，AR、DBUS、 PC、 INS为指示灯的值（QD按下后的值）。
注：SBUS，MBUS不能同时为1，MEMW为存储器写信号，应最后拨成1，最先拨成0；
四、实验心得体会
此次实验考察了对存储器的数据存储与读取。
一开始采用先存储后自增存储器地址的方式，步骤较为复杂。
之后改为同时存储数据并自增存储器地址，为了实时查看数据就必须错开AR与PC的地址。
为了在读存储器时不写入数据，需要将MEMW置0.。
计算机组成原理实验说明
实验一运算器组成实验一、实验目的1.熟悉双端口通用寄存器堆（组）的读写操作。
2.熟悉简单运算器的数据传送通路。
3.验证运算器74LS181的算术逻辑功能。
4.按给定数据，完成指定的算术、逻辑运算。
二、实验原理上图是本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选取从A端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF 中的数据可以直接通过B端口送到DBUS上。
DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B端口。
ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，Cn#，LDDR2，LDDRl， ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。
T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。
#为低电平有效。
K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。
实验中进行单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进行正确设置。
计算机组成原理实验报告+++数据通路实验
数据通路组成实验一、实验目的（１）将双端口通用寄存器组和双端口存储器模块联机；（２）进一步熟悉计算机的数据通路；（３）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；（４）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。
二、实验电路图９．１４示出了数据通路实验电路图，它是将前面进行的双端口存储器实验模块和一个双端口通用寄存器组模块连接在一起形成的，存储器的指令端口不参与本次实验，通用寄存器组连接运算器模块，本实验涉及其中的操作数寄存器ＤＲ２。
由于ＲＡＭ是三态门输出，因而可以将ＲＡＭ连接到数据总线ＢＵＳ上。
此外，ＢＵＳ上还连接着双端口通用寄存器组。
这样，写入ＲＡＭ的数据可由通用寄存器提供，而从ＲＡＭ读出的数据也可送到通用寄存器保存。
ＲＡＭ和ＤＲ２在前面的实验中使用过。
对于通用寄存器组ＲＦ，它由一个在系统可编程（In System Programable）芯片ｉｓｐＬＳＩ１０１６固化了通用寄存器组的功能而成，其功能与双端口寄存器组ＭＣ１４５８０相类似，内含四个８位的通用寄存器，带有一个输入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。
输入端口取名为ＷＲ端口，连接一个８位的缓冲寄存器ＥＲ（已集成在ｉｓｐＬＳＩ１０１６芯片中），输出端口取名为ＲＳ端口、ＲＤ端口，分别连接运算器模块的两个操作数寄存器ＤＲ１、ＤＲ２，其中，连接ＤＲ１的ＲＳ端口还可通过一个８位的三态门ＲＳＯ直接向ＢＵＳ输出。
双端口通用寄存器组模块的控制信号中，ＲＳ１、ＲＳ０用于选择从ＲＳ端口读出的通用寄存器，ＲＤ１、ＲＤ０用于选择从ＲＤ端口读出的通用寄存器，上述选择信号在Ｔ１脉冲的上升沿到来时生效。
而ＷＲ１、ＷＲ０则用于选择从ＷＲ端口写入的通用寄存器。
ＷＲＤ是写入控制信号，ＷＲＤ＝１时，在Ｔ２上升沿的时刻，从ＥＲ写入数据；ＷＲＤ＝０时，ＥＲ中的数据不写入通用寄存器中。
ＬＤＥＲ信号控制ＥＲ从ＢＵＳ写入数据，ＲＳ－ＢＵＳ信号则控制ＲＳ端口到ＢＵＳ的输出三态门。
计算机组成原理实验-数据通路实验
Guangzhou Colle-ge of South China University of Technology 计算机组成原理课程实验报告9.5数据通路实验姓名：曾国江______________________学号：____________________________系别：计算机工程学院班级：网络工程1班指导老师：_________________________完成时间：_________________________评语：得分:一、实验类型本实验类型为验证型+分析型+设计型二、实验目的1•进一步熟悉计算机的数据通路2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路.3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法.4.锻炼分析问题和解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障•三、实验设备1、TEC-5实验系统一台2、双踪示波器一台3、逻辑测试笔一支、实验电路DBUS7DBUSO 左端口> 1JWK273) H3F2HTQCn*4Al JU <181CnN戍蜩口通用寄"器那RFCispLSI10165-一耐'12ARM —T2 —-双堵口存储器IDT7132数据通路实验电路图如图9.7 所示。
它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。
存储器的指令端口（右端口）不参与本次实验。
通用寄存器堆连接运算器模块，本次实验涉及其中的DRl 。
由于双端口存储器是三态输出，因而可以直接连接到DBUS 上。
此外，DBUS 还连接着通用寄存器堆。
这样，写入存储器的数据由通用寄存器提供，从RAM 中读出的数据也可以放到通用寄存器堆中保存。
本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。
注意实验中的控制信号与模拟它们的开关K0~K15 的连接。
五、实验任务1、将实验电路与控制台的有关信号进行连接。
双端口存储器实验
院7•实T验EC中ห้องสมุดไป่ตู้心8 系统结构实验室
六、实验步骤 ㈠独立方式 1 ．将存储器模块的外部连线按参考接线，
将控制器转换开关拨到独立位置，“独立” 灯亮, 将编程开关设置为正常位置，将开关 DP拨到向上位置。打开电源。 2 ．系统复位，设置存储器地址，通过左端 口写入数据，并通过左、右端口读出检测写 入的数据是否正确。
双端口存储器实验
院2•实T验EC中-心8 系统结构实验室
三、实验设备 TEC-8实验系统 1台 TDS1001数字存储示波器 1台 UT60A数字万用表 1块 逻辑测试笔（在TEC-8实验台上） 1支 四、实验电路
院3•实T验EC中-心8 系统结构实验室
院4•实T验EC中-心8 系统结构实验室
㈡微程序方式 1．将控制器转换开关拨到微程序位置，将
编程开关设置为正常位置。打开电源。 2．进行存储器读、写实验。 ⑴设置存储器读、写实验模式 ⑵设置存储器地址 ⑶依次写入第1、2、3个数 ⑷重新设置存储器地址 ⑸左、右两2个端口同时显示同一个存储器
单元的内容。
••00•5AA5AA •K1 ••10HHH 2•K1 •0•1
1
•0AA H
•K1 •1•0 •0K •0 9
•K •10 8
•55 H
•0•5A5A HH •0•5A5A HH
•0AA H
•55 H
•0AA H
•GN •0•1 •D0•3•KK11
4
•10•K1 5
院0•实T验EC中-心8 系统结构实验室
院5•实T验EC中-心8 系统结构实验室
院6•实T验EC中-心8 系统结构实验室
五、实验任务 1．从存储器地址10H开始，通过左端口连
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理实验报告
实验名称双端口存储器实验专业软件工程学院计算机与软件学院
姓名徐振兴班级（2）学号069 指导老师任勇军
实验日期得分
一、实验类别
原理性+分析性
二、实验目的
⑵了解双端口静态存储器IDT7132的工作特性及其使用方法；
⑵了解半导体存储器怎样存储和读取数据；
⑶了解双端口存储器怎样并行读写；
⑷熟悉TEC-8模型计算机中存储器部分的数据通路。
三、实验设备
⑴TEC-8 实验系统1台⑵双踪示波器1台
⑵直流万用表1块⑷逻辑测试笔（在TEC-8 实验台上） 1 支
四、实验电路
双端口RAM 电路由1 片IDT7132 及少许附加电路组成，存放程序和数据。
IDT7132 有2 个端口，一个称为左端口，一个称为右端口。
2 个端口各有独立的存储器地址线、数据线和3 个读、写控制信号： CE#、R/W#和OE#，可以同时对器件内部的同一存储体同时进行读、写。
IDT7132 容量为2048 字节，TEC-8 实验系统只使用64 字节。
在TEC-8 实验系统中，左端口配置成读、写端口，用于程序的初始装入操作，从存储器中取数到数据总线DBUS，将数据总线DBUS 上的数写入存储器。
当信号MEMW 为
1 时，在T
2 为1 时，将数据总线DBUS 上的数D7～D0 写入AR7～AR0 指定的存储单
元；当MBUS 信号为1 时，AR7～AR0 指定的存储单元的数送数据总线DBUS。
右端口设置成只读方式，从PC7～PC0 指定的存储单元读出指令INS7～INS0，送往指令寄存器IR。
程序计数器PC 由2 片GAL22V10（U53 和U54）组成。
向双端口RAM 的右端口提供存储器地址。
当复位信号CLR#为0 时，程序计数器复位，PC7～PC0 为00H。
当信号LPC 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入PC。
当信号PCINC 为1 时，在T3 的上升沿，完成PC 加1。
当PCADD 信号为1 时，PC 和IR 中的转移偏量（IR3～IR0）相加，在T3 的上升沿，将相加得到的和写入PC 程序计数器。
地址寄存器AR 由1 片GAL22V10（U58）组成，向双端口RAM 的左端口提供存储器地址AR7～AR0。
当复位信号CLR#为0 时，地址寄存器复位，AR7～AR0 为00H。
当信号LAR 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入AR。
当信号ARINC 为1 时，在T3 的上升沿，完成AR 加1。
指令寄存器IR是1片74273（U47），用于保存指令。
当信号LIR为1时，在T3的上升沿，将从双端口RAM右端口读出的指令INS7～INS0写入指令寄存器IR。
数据开关SD7～SD0用于设臵双端口RAM的地址和数据。
当信号SBUS为1时，数SD7～SD0送往数据总线DBUS。
本实验中用到的信号归纳如下：
MBUS 当它为1时，将双端口RAM的左端口数据送到数据总线DBUS。
MEMW 当它为1时，在T2为1期间将数据总线DBUS上的D7～D0写入双端
口RAM 写入的存储器单元由AR7～AR0指定。
LIR 当它为1时，在T3的上升沿将从双端口RAM的右端口读出的指令
INS7～ INS0写入指令寄存器IR。
读出的存储器单元由PC7～PC0
指定。
LPC 当它为1时，在T3的上升沿，将数据总线DBUS上的D7～D0写入
程序计数器PC。
PCINC 当它为1时，在T3的上升沿PC加1。
LAR 当它为1时，在T3的上升沿，将数据总线DBUS上的D7～D0写入
地址寄存器AR。
ARINC 当它为1时，在T3的上升沿，AR加1。
SBUS 当它为1时，数据开关SD7～SD0的数送数据总线DBUS。
AR7～AR0 双端口RAM左端口存储器地址。
PC7～PC0 双端口RAM右端口存储器地址。
INS7～INS0 从双端口RAM右端口读出的指令，本实验中作为数据使用。
D7~D0 数据总线DBUS上的数。
上述信号都有对应的指示灯。
当指示灯灯亮时，表示对应的信号为1；当指示灯不亮时，对应的信号为0。
实验过程中，对每一个实验步骤，都要记录上述信号（可以不纪录SETCTL）的值。
另外μA5～μA0指示灯指示当前微地址。
五、实验任务
1．从存储器地址10H开始，通过左端口连续向双端口RAM中写入3个数：85H，60H，38H。
在写的过程中，在右端口检测写的数据是否正确。
2．从存储器地址10H开始，连续从双端口RAM的左端口和右端口同时读出存储器的内容。
六、实验步骤
1．实验准备
将控制器转换开关拨到微程序位臵，将编程开关设臵为正常位臵。
打开电源。
2．进行存储器读、写实验
⑴设臵存储器读、写实验模式
按复位按钮CLR，使TEC-8实验系统复位。
指示灯μA5～μA0显示00H。
将操作模式开关设臵为SWC=1、SWB=1、SWA=0，准备进入双端口存储器实验。
按一次QD按钮，进入存储器读、写实验。
⑵设置存储器地址
指示灯μA5～μA0显示0DH。
在数据开关SD7～SD0上设臵地址10H。
在数据总线DBUS 指示灯D7～D0上可以看到地址设臵的正确不正确，发现错误需及时改正。
设臵地址正确后，按一次QD按钮，将SD7～SD0上的地址写入地址寄存器AR（左端口存储器地址）和程序计数器PC（右端口存储器地址），进入下一步。
⑶写入第1个数
指示灯μA5～μA0显示1AH。
指示灯AR7～AR0（左端口地址）显示10H，指示灯PC7～PC0（右端口地址）显示10H。
在数据开关SD7～SD0上设臵写入存储器的第1个数85H。
按一次QD按钮，将数85H通过左端口写入由AR7～AR0指定的存储器单元10H。
⑷写入第2个数
指示灯μA5～μA0显示1BH。
指示灯AR7～AR0（左端口地址）显示11H，指示灯PC7～PC0（右端口地址）显示10H。
观测指示灯INS7～INS0的值，它是通过右端口读出的由右地址PC7～PC0指定的存储器单元10H的值。
比较和通过左端口写入的数是否相同。
在数据开关SD7～SD0上设臵写入存储器的第2个数60H。
按一次QD按钮，将第2个数通过左端口写入由AR7～AR0指定的存储器单元11H。
⑸写入第3个数
指示灯μA5～μA0显示1CH。
指示灯AR7～AR0（左端口地址）显示12H，指示灯PC7～PC0（右端口地址）显示11H。
观测指示灯INS7～INS0的值，它是通过右端口读出的由右地址PC7～PC0指定的存储器单元11H的值。
比较和通过左端口写入的数是否相同。
在数据开关SD7～SD0上设臵写入存储器的第3个数38H。
按一次QD按钮，将第3个数通过左端口写入由AR7～AR0指定的存储器单元12H。
⑹重新设臵存储器地址
指示灯μA5～μA0显示1DH。
指示灯AR7～AR0（左端口地址）显示13H，指示灯PC7～PC0（右端口地址）显示12H。
观测指示灯INS7～INS0的值，它是通过右端口读出的由右地址PC7～PC0指定的存储器单元12H的值。
比较和通过左端口写入的数是否相同。
在数据开关SD7～SD0重新设臵存储器地址10H。
按一次QD按钮，将SD7～SD0上的地址写入地址寄存器AR（左端口存储器地址）和程序计数器PC（右端口存储器地址），进入下一步。
⑺左、右两2个端口同时显示同一个存储器单元的内容。
指示灯μA5～μA0显示1FH。
指示灯AR7～AR0（左端口地址）显示10H，指示灯PC7～PC0（右端口地址）显示10H。
观测指示灯INS7～INS0的值，它是通过右端口读出的由右地址PC7～PC0指定的存储器单元10H的值。
观测指示灯D7～D0的值，它是从左端口读出的由AR7～AR0指定的存储器单元10H的值。
按一次QD按钮，地址寄存器AR加1，程序计数器PC加1，在指示灯D7～D0和指示灯INS7～INS0上观测存储器的内容。
继续按QD按钮，直到存储器地址AR7～AR0为12H为止。
七、实验要求
1．做好实验预习，掌握双端口存储器的使用方法和TEC-8模型计算机存储器部分的数据通路。
2．写出实验报告，内容是：⑴实验目的。
⑵根据实验结果填写表2.1。
表2.1 双端口存储器实验结果表
八、实验心得
初步了解了双端口静态存储器的工作特性及其使用方法，了解了双端口存储器并行读写方式。