第2章 MCS-51单片机时钟与复位电路

合集下载

单片机原理 第2章 MCS-51单片机体系结构

单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元,应用最为灵活,用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区,每组占用8个 字节,都标记为R0~R7。在某一时刻,CPU只能使用其中的一组工作寄存 器,工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ,如表2-3所示。
2. 数据总线DB 数据总线宽度为8位(D0~D7),由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构,它的作用是产生合适的 时序,读入和分析每条指令代码,根据每条指令 代码的功能要求,指挥并控制单片机的有关部件 和器件,具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口,为准双向I/O口,具有内部上拉电阻。一共8位,有P2.0~P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时,P2口作为 地址总线(高8位),和P0输出的低8位地址一起构成16位地址,可以寻址 64KB的地址空间。
P2口位结构图如图2-3 (c)所示,它比P1口多了 一个转换控制部分,当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 (A8~A15)时,CPU将写 控制信号“1”使MUX切换到 右边,在“地址/数据总线” 方式下,无论P2口剩余多 少地址线,均不能被用于 普通I/O操作。
(2)控制引脚—— 、

第2章MCS-51单片机基本结构

第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位,MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为:在RST上加
一个维持两个机器周期(24个时钟周期)以上
的高电平,则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO

RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式,主要包括以 下几个部分: 1. 电源引脚Vcc和Vss Vcc(40脚):电源端,为十5V; Vss(20脚):接地端 ,GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I/O(输入/输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指

第2章8051单片机硬件结构和原理

第2章8051单片机硬件结构和原理

指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址,取出来的指令经IR送至ID, 由ID对指令译码产生一定序列的控制信号,以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路,只需外接石英晶体 和频率微调电容(2个30pF左右),其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
(1)0000H~0002H三个单元:
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H,CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元,程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
(2)0003H~002AH单元:
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器,它的各位包含
了程序执行后的状态信息,供程序查询或判别之
用。各位的含义及其格式如表2-6所列。
• PSW除有确定的字节地址(D0H)外,每一位均有
位地址
Psw中的位
• CY(PSW.7): 进位标志位。在执行加法(或减法)运算 指令时,如果运算结果最高位(位7)向前有进位(或借 位),则CY位由硬件自动置1;如果运算结果最高位无 进位(或借位),则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器,在指令中用C代替CY。 • AC(PSW.6): 半进位标志位,也称辅助进位标志。当 执行加法(或减法)操作时,如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位),则AC位 将被硬件自动置1;否则AC被自动清0。 • F0(PSW.5): 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义,由用户置位或复位,以作为 软件标志。

51单片机复位电路

51单片机复位电路

51单片机复位电路单片机在可靠的复位之后,才会从0000H地址开始有序的执行应用程序。

同时,复位电路也是容易受到外部噪声干扰的敏感部分之一。

因此,复位电路应该具有两个主要的功能:1.必须保证系统可靠的进行复位;2.必须具有一定的抗干扰的能力;一、复位电路的RC选择复位电路应该具有上电复位和手动复位的功能。

以MCS-51单片机为例,复位脉冲的高电平宽度必须大于2个机器周期,若系统选用6MHz晶振,则一个机器周期为2us,那么复位脉冲宽度最小应为4us。

在实际应用系统中,考虑到电源的稳定时间,参数漂移,晶振稳定时间以及复位的可靠性等因素,必须有足够的余量。

图1是利用RC充电原理实现上电复位的电路设计。

实践证明,上电瞬间RC电路充电,RESET引脚出现正脉冲。

只要RESET端保持10ms以上的高电平,就能使单片机有效的复位。

二.供电电源稳定过程对复位的影响单片机系统复位必须在CPU得到稳定的电源后进行,一次上电复位电路RC参数设计应考虑稳定的过渡时间。

为了克服直流电源稳定过程对上电自动复位的影响,可采用如下措施:(1)将电源开关安装在直流侧,合上交流电源,待直流电压稳定后再合供电开关K,如图3所示。

(2)采用带电源检测的复位电路,如图4所示。

合理配置电阻R3、R4的阻值和选择稳压管DW的击穿电压,使VCC未达到额定值之前,三极管BG截止,VA点电平为低,电容器C不充电;当VCC稳定之后,DW击穿,三极管BG饱和导通,致使VA点位高电平,对电容C充电,RESET为高电平,单片机开始复位过程。

当电容C上充电电压达到2V 时,RESET为低电平,复位结束。

三.并联放电二极管的必要性在图1复位电路中,放电二极管D不可缺少。

当电源断电后,电容通过二极管D迅速放电,待电源恢复时便可实现可靠上电自动复位。

若没有二极管D,当电源因某种干扰瞬间断电时,由于C不能迅速将电荷放掉,待电源恢复时,单片机不能上电自动复位,导致程序运行失控。

51单片机汇编语言4-MCS51硬件结构-2

51单片机汇编语言4-MCS51硬件结构-2

第1章
单片机硬件系统
(2) PC的内容自动加1变为0001H,指向下一个指令字节。 (3) 地址寄存器中的内容0000H通过地址总线送到存储器,
经存储器中的地址译码选中0000H单元。 (4) CPU通过控制总线发出读命令。 (5) 被选中单元的内容74H送内部数据总线,该内容通过 内部数据总线送到单片机内部的指令寄存器。至此,取指令 过程结束,进入执行指令过程。
第1章
单片机硬件系统
MCS-51单片机片内有256B的数据存储器,它分为低
128B的片内RAM区和高128B的特殊功能寄存器区。低128B 的片内RAM又可分为工作寄存器区(00H~1FH)、位寻址区 (20H~2FH)和数据缓冲器(30H~7FH)。累加器A、程序状态 寄存器PSW、堆栈指针SP、数据存储器地址指针DPTR、程 序存储器地址指针PC,均有着特殊的用途和功能。 MCS-51单片机有4个8位的并行I/O口,它们在结构和特 性上基本相同。当需要片外扩展RAM和ROM时,P0口分时 传送低8位地址和8位数据,P2口传送高8位地址,P3口常用 于第二功能,通常情况下只有P1口用作一般的输入/输出引脚。
第1章
单片机硬件系统
图1.15 MCS-51单片机的取指/执行时序 (a) 单片机的机器周期;(b) 单字节单周期指令,如INC A;(c) 双字节单 周期指令,如ADD A,data;(d) 单字节双周期指令,如INC DPTR
第1章
单片机硬件系统
1.5 单片机的工作过程
单片机的工作过程实质上是执行用户编制程序的过程。 一般程序的机器码都已固化到存储器中,例如实训1中的步骤 (3),因此开机复位后,就可以执行指令。执行指令又是取指 令和执行指令的周而复始的过程。 例如指令MOV A,#56H表示把立即数56H这个值送入A 累加器。该指令对应的机器码是74H、56H,假设它们已存在 0000H开始的单元中。下面我们来说明单片机的工作过程。 接通电源开机后,PC =0000H,取指令过程如下: (1) PC中的0000H 送到片内的地址寄存器。

第2章 MCS-51单片机

第2章  MCS-51单片机

(4)可寻址外部程序存储器和数据存储器,各64KB;
(5)两个16位定时器/计数器; (6)32位可编程并行I/O口; (7)一个可编程全双工串行I/O口; (8)二十多个特殊功能寄存器; (9)5个中断源,两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示:
累 加 器 ACC( Accumulator) 程 序 状 态 字 寄 存 器 PSW( Program Status Word) 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20~0x2F为位寻址区,这16个字节的每
一位都对应一个8位地址,位地址范围为0x00~0x7F。该区 域可按字节读写,也可按位读写,位地址从0x20单元最低位 开始,共有16×8位,即128个位地址。 如果系统需要位操作,最好保留0x20~0x2F单元的部分
或全部,作为位存储区,以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量,设在位寻址区内,同时,位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30~0x7F的地址区,可作为数据缓冲器 使用,存放数据,由于该区有丰富的操作指令,使用十分 方便。 2.外部数据存储器 在51系列中,允许用户扩展外部数据存储器和I/O接口, 用户可以通过P0、P2口最多扩展连接64K个外部单元(每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机,内部有 4KB 掩膜 ROM ; 8031 无片内 ROM , 8751 片内有

单片机 第二章(1)

单片机 第二章(1)

(13) 指令系统 (111条)
(二) MCS-51系列单片机的差异
系列 典型芯 片 80C31 80C51 51系列 I/O口 4x8位 4x8位 定时/计数 器 2x16位 2x16位 中断源 5 5 串行通信 口 1 1 片内 RAM 128字节 128字节 片内ROM 无 4kB掩膜 ROM
MCS-51的结构框图
⑺ 2个16位定时器/计数器T/C ⑻ 1个全双工串行口UART
通用异步收发器 可同时接收或发送 半双工 —— 即可接受又可发送,但不同时
单工 —— 只接收或只发送
⑼ 布尔处理机 —— 位处理机 (10) 64KB外部RAM地址空间 (11) 64KB外部ROM地址空间 (12) 片内时钟电路及振荡器 16条地址线
52系列
87C52 89C52
MCS-51单片机总体基本结构
T0 T1
ROM
RAM
定时/计数器
CPU
微处理器
内部总线
并行接口
时钟
P0 P1 P2 P3
串行接口
中断系统
TXD
RXD
INT0
INT1
1、中央处理器
由运算器和控制逻辑组成。主要功能是产生各种控制信 号,控制存储器、I/O端口的数据传送、数据运算、及位处 理等操作等。采用SFR集中控制
2、存储器
8051/8751
程序存储器ROM/ EPROM(8031中没有,需外接) , 存放 程序和编好的表格及常数等。
数据存储器RAM:存放中间结果、数据暂存、缓冲、及 存放标志位等。
3、I/O口
MCS-51单片机有 4 个 8 位并行口,1 个全双工串行口 UART, 2 个 16 位的 T/C。

第2章 MCS-51单片机的内部结构

第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时,要向该口先写“1”, 个准双向I/O口作输入口使用时,要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节, 128个字节, 128个字节 字节地址为00H 7FH。 00H~ 字节地址为00H~7FH 00H~1FH:32个单 00H~1FH:32个单 元,是4组通用工作 寄存器区 20H~2FH:16个单 20H~2FH:16个单 可进行128 128位的 元,可进行128位的 位寻址 30H FH: 用户RAM 30H ~ 7FH : 用户 RAM 区 , 只能进行字节寻 址 , 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线( (1) P0口:双向8位三态I/O口,地址总线(低8位)及 数据总线分时复用口,可驱动8个LS型TTL负载。 数据总线分时复用口,可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口:8位准双向I/O口,可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 ( 高 8 位 ) 复 功能说明 准双向I/O I/O口 (3) P2口:8位 准双向I/O 口, 与地址总线( 脚 可驱动4 LS型TTL负载 负载。 用,可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口,可驱动4 (4) P3口:8位 准双向I/O 口, 双功能复用口 ,可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

2013-7-4
19
无论对HMOS还是CHMOS型,当振荡器正在运行的情况下, 复位是靠在RST/VPD或RST引脚至少保持两个机器周期的
高电平而实现的。在RST端出现高电平后的第2个周期,执
行内部复位,以后每个周期重复—次,直至RST端变低。 RST端的外部复位电路有两种操作方式: 上电复位和按键手动复位(人工复位)
2013-7-4
1
一、时钟的基本概念
1.单片机的工作原理: 取一条指令、译码、进行微操作,再取一条指令、译码、 进行微操作,这样自动地、—步一步地由微操作按次序完成 相应指令规定的功能。单片机的时钟信号用来为单片机芯片 内部的各种微操作提供时间基准,机器启动后,指令的执行 顺序如下图2.10所示: 取指 分析 执行
的24mA降为3mA,甚至更低。
2013-7-4 30
终止待机有以下两种方法:
① 通过硬件复位 由于在待机方式下,RST脚上的有效信号只需保持两个时 钟周期就能使IDL置“0”,单片机即退出待机状态。 注意,为了防止对端口的操作出现错误,置空闲方式。 下一条指令不应该为写端口或写外部RAM的指令。 ② 通过中断方法 若在待机期间,任何一个允许的中断被触发,IDI都会被 置为“0”,从而结束持机方式。单片机进入中断服务程序。 这时,通用标志GFO或GFI可用来指示中断是正常操作期间还 是在待机期间发生的。
通信情况下选用12MHz。)
2013-7-4 5
2.外部引入方式
外部引入方式常用于多片单片机组成的系统中,以便
各单元之间的时钟信号同步运行。 对于HMOS型单片机(如8051),可用来输入外部脉冲
信号,如图2.12(b)所示,XTAL1(19)接地,XTAL2(18)
接外部时钟,由于XTAL2(18)的逻辑电平与TTL电平不兼容, 所以应接一个上拉电阻。 对于CHMOS单片机(如80C51),外部时钟要由XTAL1 引入,而XTAL2引脚应悬空。如图2.11(c)所示。
(3)PD:掉电方式位。若PD=1,进入掉电工作方式。 (4)IDL:待机方式位。各IDL=1,进入持机工作万式。 当PD扣IDL同时为l,则先进入掉电工作方式。复位后, PSON中所有定义位均为“0”。
2013-7-4
29
(1)待机方式
用指令使PCON中的IDL位置1,80C51就进入待机方式。
方式称为掉电保护。掉电保护电
路如图2.16所示:
2013-7-4
2.16 掉电保护电路
25
如图2.16所示,当电源电压VCC降到CPU工作电源电 压所允许的最低下限之前,通过中断服务程序,把一些必 须保护信息转存到片内RAM中,然后向P1.0写入“0”,由 P1.0输出的低电平触发单稳态电路555。 在主电源恢复之前,片内振荡器被封锁,一切功能停
含12个节拍(时钟周期),依次表示为:S1P1、S1P2、 S2P1、…S6P1、S6P2。若采用12MHz的晶振时,则一个机器 周期为1μs;若采用晶振6MHz时,则一个机器周期为2μs。
2013-7-4
9
4. 指令周期
是CPU执行一条指令所需要的时间为指令周期。 MCS-51单片机包含1个或2个或4个机器周期。 若采用6MHz晶振,则振荡周期为1/6μs,机器周期为 2μs、4μs或8μs。
2013-7-4
20
(1)上电复位
如图2.12所示,上电复位电路是利 用电容器充电实现的。上电瞬间,RST端的 电位与VCC相同,随着电容的逐步充电,充 电电流减小。RST电位逐渐下降。上电复位 所需的最短时间是振荡器建立时间加上两 个机器周期。在这段时间内,RST端口的电 平应维持高于斯密特触发器的下阈值。— 般VCC的上升时间不超过1ms,振荡器建立 时间不超过10ms。 复位电路的典型值: 电容C取10μF,R取8.2KΩ。 故时间常数 RC 10 106 8.2 103 82ms 足以满足要求。
上电瞬间,C与Rx构成充电电路,RST引
脚出现正脉冲,只要RST保持足够的高电平, 就能使单片机复位。
参数选择:
一般取C=22μF,R=200Ω,Rx=1KΩ, 此时, RC 22 106 1103 22ms 当按下按钮时,RST端电位: (1000/1200)×5=4.2V,使单片机复位。
2.概念 ⑴ 时序:各指令的微操作在时间上有严格的次序,这 种微操作的时间次序称作时序。 ⑵ 时钟电路:用于产生单片机工作所需要时钟信号的 电路成为时钟电路。
2013-7-4 2
二、振荡器和时钟电路
时钟信号有两种方式:内部振荡器方式;外部引入方式 1.内部振荡器方式
MCS-51单片机内部有一个高增益的 反相放大器,其输入端为引脚 XTAL1(19),输出端为引脚XTAL2 (18),用于外接石英晶体振荡器 或陶瓷谐振器和微调电容,构成稳 定的自激振荡器,其发出的脉冲直 接送入内部的时钟电路。如图2.11 或2.12(a)所示。
在待机方式下,振荡器继续运行,时钟信号继续提 供给中断逻辑。串行口和定时器,但提供给CPU的内部时 钟信号被切断,CPU停止工作。这时,堆栈指针SP、程序 计数器PC、程序状态字PSW、累加器ACC以及所有的工作寄
存器内容都被保存下来。
通常CPU耗电量占芯片耗电量的80%~90%,所以 CPU停止工作就会大大降低功耗。80C51消耗电流可由正常
进行一次取指操作。
2013-7-4
11
图2.14 MCS-51单片机的去取指/执行时序
a)单字节单周期;b)双字节单周期指令;c)单字节双周期字节;d)双字节双周期指令
2013-7-4 12
图2-14(a)与(b)分别为单字节单周期和双字节单周
期指令的时序。 对于单周期指令,在把指令码读入指令寄存器时,从
2013-7-4
2.14 上电外部复位电路
23
(4)抗干扰复位电路
2.15 两种实用复位电路 上面几种复位电路,干扰信号易串入复位端。一般情况不会造成单片机 的错误复位,但有可能引起内部某些寄存错误复位。在应用系统中,为了 保证复位电路可靠地工作,常将RC电路在接施密特电路后再接入单片机复 位端及外围电路复位端。图2.15给出了两种实用电路。
2013-7-4 24
二、掉电处理 1.掉电保护方式
掉电保护:单片机如遇到掉电, 将导致片内RAM和SFR中的信息丢
失。为避免发生此种情况,把
HMOS型的8051单片机RST/VPD引脚 作为备用电源,只要VCC上的电压
低于VPD上的电压时,备用电源就
通过VPD端给内部RAM供电,以低 功耗保持内部RAM中的数据,这种
S1P2开始执行指令。
如果它为双字节指今,则在同一机器周期的S4读入第二 字节;
如果它为单字节指令,则在S4仍旧进行读操作,但读入
的字节(它应是下一个指令码)被忽略,而且程序计数据不 加1。在任何情况下,在S6P2结束指令操作。
2013-7-4 13
图2.14(c)为双字节单周期指令的时序,在两个机 器周期内发生4次读操作码的操作,由于是单字节指令,后3
表2-7 寄存器的复位状态
2013-7-4
17
2. 复位电路
HMOS型8051复位结构如图2.10所示。
复位引脚RST/VPD(它是掉电方式下 内部RAM的供电端VPD)通过一个施
密特触发器与复位电路相连。施密
特触发器用来抑制噪声,它的输出 在每个机器周期的S5P2由复位电路 采样一次。 RST引脚时复位信号的输入端,复
2013-7-4 6
三、时序单位
基本概念:
MCS- 51时序的定时单位共有4个,从小到大依次是:时 钟周期(拍节)、状态周期、机器周期和指令周期。 ⒈ 时钟周期(拍节,振荡周期):是指振荡器产生一个 振荡脉冲信号所用的时间,是振荡频率的倒数,称为节 拍,为最小的时序单位。
2013-7-4
7
2.状态周期:指振荡器脉冲 信号经过时钟电路二分频之 后产生的单片机时钟信号的 周期(用S表示)称为状态
周期。故1个状态周期S包含
2个节拍,前一时钟周期称 为P1拍,后一个时钟周期称 为P2拍。如图2.13所示:
2013-7-4
图2.13 80C51单片机时钟信号
8
3. 机器周期:是指CPU完成某一个规定操作所需的时间。
MCS-51单片机的一个机器周期包含6个状态,并依次
表示为:S1~S6,每个状态分为2个拍。故一个机器周期包
止,并依靠VPD引脚提供的电源来保护片内RAM中的数据。
当电源恢复时,VPD上的电压应保持足够的时间(约 10ms),以完成复位操作,然后开始正常的工作。
2013-7-4 26
2.节电工作方式
对于CHMOS型单片机(如80C51)才有节电方式。
有两种:待机(空闲)方式;掉电保护(停机)方式。
⑴ 持机(空闲)方式:可使功耗减小,电流约为1.7~5mA; ⑵ 掉电(停机)方式:备用电源直接由VCC端输入,可仅 功耗减到最小,电流一般为5~50uA。 因此,CHMOS型单片机特别适用于低功耗应用的场合。
2013-7-4
2.12 上电复位电路
21
(2)外部复位电路
外部复位电路如图2.13所示, 按下按钮时,电源对外接电容器充 电,使RST为高电平,复位按钮松 开后,电容通过内部下拉电阻放电, 逐渐使RST端恢复低电平。
2.13 外部复位电路
2013-7-4
22
⑶ 程序计数器指针PC
典型的复位电路既具有上电复位又具有 外部的复位电路如图2.14所示,
单片机复位后,PC内容初始化为0000H,那么单片机
就从0000H单元开始执行程序。片内RAM为随机值,运行 中的复位操作不改变片内RAM的内容。
2013-7-4 16
复位后各寄存器的初态如下表2-7所示,其意义为: ⑴ P0~P3=FFH,相当于各口锁存器已写入1,此时可用于输出/输入; ⑵ SP=07H,堆栈指针指向片内RAM的07H单元(第一个入栈内容将写入 08H中); ⑶ IP、IE和PCON的有效值为0,各中断源处于低优先级且均被关断,串 行通信的波特率不加倍; ⑷ PSW=00H,当前工作寄存器为0组。
相关文档
最新文档