第3章 80X86微处理器及其体系结构1
03-第3-4-章-YJ-第1部分-到加减乘除指令介绍
第三章80486微处理器指令系统㈠教学目标介绍80486的寻址方式及指令系统。
㈡学习要求通过本章的学习，要求熟悉各种寻址方式的使用场合以及常用指令的使用方法。
㈢讲授内容指令指令是规定计算机进行某种操作的命令二进制代码形式的指令中应包含三方面的信息:执行什么操作操作数的位置结果存放的位置指令的一般格式[标号：]操作助记符[操作数]，[操作数];[注释]3.180486微处理器的寻址方式寻找操作数所在地址的方法即为寻址方式(Addressing Mode)。
80X86的寻址方式可分为两类：1.操作数的寻址方式2.转移地址的寻址方式一、操作数寻址方式由于操作数作为指令的操作对象，可以存储在存储器中（称为存储器操作数）、存储在寄存器中（称为寄存器操作数）或直接包含在指令中（称为立即数），因此，与之对应有多种寻址方式。
80X86可粗略地划分为3类10种寻址方式，其中，访问存储器操作数有8种寻址方式。
（1）一、立即寻址操作数作为立即数直接存在指令中。
例：MOV AX, 1234HMOV BL, 0A7HMOV ECX, 12345678H以第一条指令为例的立即数寻址方式的执立即寻址示意图行过程如图。
机器码在内存单元中是由上至下按从低到高的地址顺序排列，即存放数据的特征是低前高后。
汇编语言规定立即数的表示方式：P54（2）二、寄存器寻址操作数存放在CPU某个8位、16位或32位寄存器中。
例：MOV EAX, EDXADD CL, 2该寻址方式指令码短，且无需从存储器取操作数，故执行速度快。
注意：指令中的DS不能省略。
为什么？（4）（三.2）寄存器间接寻址操作数所在存储单元的EA由规定的寄存器给出。
MOV SI，1000HMOV AX，[SI]16位寻址时，EA可以由SI，DI，BP或BX提供。
(其中BX、BP为基址寄存器，SI、DI为变址寄存器）若以SI，DI，BX间接寻址，则默认操作数在DS段中。
若以BP间接寻址，则默认操作数在SS段中。
80X86系列微机的体系结构
并行方式:
（流水方式）
取指1
执行1 取指2 执行2
同一时刻有多于一条的指令由不同的部件同时处理， 完成不同的操作。这种操作方式称为流水方式。
2016/4/15
13
§2.2 8086CPU内部结构与高性能微处理器
2
第二章 80X86系列微机的体系结构
§2.1 8086存储器组织 一.8086系统存储器结构
存储器的分体结构:
1M字节
15
00001H 00003H 00005H FFFFFH
512K字节 ＋ 512K字节
8 7 0
00000H 00002H 00004H FFFFEH
奇地址体 A0=1 512K字节
主存
Cache控制器
2016/4/15 20
§2.2 8086CPU内部结构与性能微处理器
第二章 80X86系列微机的体系结构
二.高性能微处理器 （新技术与概念）
高速缓存器 Cache
3. 高性能微机存储系统的层次结构
CPU内部寄存器 小 片内高速缓存 容 速 片外高速缓存 量 度 主存储器(内存) 慢 外部存储器 大 •80386系统的Cache在片外，从486开始增加了片内Cache 快 •从Pentium开始，片内Cache被分离为代码Cache和数据 Cache(双路Cache结构），可以同时存取。数据Cache与 两条独立工作的流水线相连，能同时接受两条流水线的访 问。
20位
2016/4/15
16位
16位
11
第二章 80X86系列微机的体系结构
§2.2 8086CPU内部结构与高性能微处理器 一.8086CPU的内部结构 BIU + EU
微机原理课后习题参考答案
微机原理课后习题参考答案第1部分微型计算机基础知识1.1 微处理器、微型计算机和微型计算机系统三者之间有什么不同？【解】微处理器：指计算机内部对数据进行处理并对处理过程进行控制的部件，伴随着大规模集成电路技术的迅速发展，芯片集成密度越来越高，CPU可以集成在一个半导体芯片上，这种具有中央处理器功能的大规模集成电路器件，被统称为“微处理器”。
微型计算机：简称“微型机”、“微机”，也称“微电脑”。
由大规模集成电路组成的、体积较小的电子计算机。
由微处理机(核心)、存储片、输入和输出片、系统总线等组成。
特点是体积小、灵活性大、价格便宜、使用方便。
微型计算机系统：简称“微机系统”。
由微型计算机、显示器、输入输出设备、电源及控制面板等组成的计算机系统。
配有操作系统、高级语言和多种工具性软件等。
1.2 CPU在内部结构上由哪几部分组成？CPU应该具备哪些主要功能？【解】CPU在内部结构上由运算器、控制器、寄存器阵列和内部总线等各部分构成，其主要功能是完成各种算数及逻辑运算，并实现对整个微型计算机控制，为此，其内部又必须具备传递和暂存数据的功能。
1.3 微型计算机采用总线结构有什么优点？【解】①简化了系统结构，便于系统设计制造；②大大减少了连线数目，便于布线，减小体积，提高系统的可靠性；③便于接口设计，所有与总线连接的设备均采用类似的接口；④便于系统的扩充、更新与灵活配置，易于实现系统的模块化；⑤便于设备的软件设计，所有接口的软件就是对不同的口地址进行操作；⑥便于故障诊断和维修，同时也降低了成本。
总线的逻辑电路有些是三态的，即输出电平有三种状态：逻辑“0”，逻辑“1”和“高阻”态。
1.4计算机总线有哪些，分别是什么？【解】总线按其信号线上传输的信息性质可分为三组：①数据总线，一般情况下是双向总线；②地址总线，单向总线，是微处理器或其他主设备发出的地址信号线；③ 控制总线，微处理器与存储器或接口等之间1．5 数据总线和地址总线在结构上有什么不同之处？如果一个系统的数据和地址合用一套总线或者合用部分总线，那么要靠什么来区分地址和数据？【解】数据总线（DB）为双向结构，数据在CPU与存储器或I/O 接口之间的传送是双向的，（数据既可以读也可以写），其宽度通常与微处理器的字长相同。
80486微处理器
（3）指令指针——放相对于代码段基址的偏移量，指向计算 机即将执行的指令。
32位的寄存器，称EIP，其低16位可独立使用，称IP。 在实模式下，IP 与CS组合后，形成20位的物理地址。 图3。2（C） （4）标志寄存器 EFLAGS：32位，各位可分为：（具体的在4.3节介绍） 标志位——指明程序执行时微处理器的实时状态。如：进 位、溢出等。 控制位——由程序设计者设置，以控制8048进行某种操作 。 其低16位可独立使用，称FLAGS，实模式下很有用。 图3。2（d）
组成：分段部件和分页部件 （1）分段部件提供对内存分段管理的硬件支持，可 直接把指令指定的逻辑地址变换为物理地址，只实现 对内存分段管理。也可以把指令指定的逻辑地址变换 为线性地址，传送到分页部件，实现对内存的分段分 页管理。它包含有CS，DS，SS，ES，GS，FS共6个 段寄存器。
分段部件在地址变换过程中实现任务间的隔离 保护以及虚拟内存技术。
28
3、在实地址方式下，运行的程序不分特权等级，实际 上，实地址方式下的程序相当于工作在特权级0，除保 护虚地址方式下的一些专用指令外，所有其他指令都 能在实地址方式下运行。
4、在实地址工作方式下，将CR0中PE位置1， 80486就转移到保护模式。
29
3．2．2 保护虚拟地址模式（简称保护模式）
第三章 80486微处理器
80486是Intel 1989年4月推出的32位微处理 器。 在Intel32位微处理器的体系演化过程中， 具有承上启下的地位。
32位微处理器是指在微处理器内部以32位寄 存器为单位进行数据处理。
而在数据传送时，根据发送端与接受端处理 数据的速度不同，可能在128位、64位、32位、 16位或8位二进制位为单位，进行数据的传送。
微机接口课后练习答案
第1章80x86微处理器体系结构1. 微处理器、微型计算机和微型计算机系统三者之间有什么不同？2. CPU在内部结构上由哪几部分组成？各部分具备哪些主要功能？8086/8088CPU在内部结构上设计为两个独立的功能部件：执行部件EU和总线接口部件BIU。
EU负责全部指令的执行，向BIU提供数据和所需访问的内存或I/O端口的地址，并对通用寄存器、标志寄存器和指令操作数进行管理。
BIU是CPU同存储器和I/O设备之间的接口部件，负责CPU与存储器和I/O端口传送信息。
3. 8086状态标志和控制标志分别有哪些？程序中如何利用这些标志？6位状态标志为：⑴符号标志SF：若运算结果的最高位为1。
则SF=1，否则为0。
⑵零标志ZF：若运算结果为零，则ZF=1,否则ZF=0。
⑶奇偶标志PF：若指令的执行结果低8位中"1"的个数为偶数，则PF=1,否则为0。
⑷进位标志CF：当执行一个加法运算使最高位(字节操作的D7或字操作的D15)产生进位，或执行减法运算使最高位产生借位时，则CF=1,否则CF=0。
⑸辅助进位标志AF：当执行加法运算时，D3位向D4有进位，或作减法运算时，D3位向D4有借位，则AF=1，否则为0。
⑹溢出标志OF：在算术运算中，当补码运算结果超出了带符号数的表达范围，即字节运算的结果超出-128～+127，或者字运算结果超出-32768～+32767时，OF=1,否则为0。
3位控制标志为：⑴方向标志DF：这是处理串操作指令中信息方向的标志。
若DF=1，则串操作指令按自动减址操作，即串操作从高地址向低地址方向进行处理；若DF=0，则使串操作指令按自动增量修改地址指针，即串操作从低地址向高地址方向进行处理。
⑵中断允许标志IF：该标志用于对可屏蔽中断进行控制，若IF=0,则CPU拒绝外部INTR中断请求，本标志对内部中断和不可屏蔽中断不起作用。
⑶跟踪标志TF：若设置TF=1，则CPU按单步方式执行指令，以调试程序。
微计算机原理基础选择题附答案
第一章：概述●若二进制数为 010111.101,则该数地十进制表示为< B ）.A：23.5 B：23.625C：23.75 D：23.5125●若无符号二进制数为 11000110,则该数地十进制表示为< A ）. A：198 B：70C：126 D：49●十进制数 81地 8421BCD码为< A ）.A：81H B：51HC：18H D：15H●11000110为二进制原码,该数地真值为< B ）.A： -70 B： +70C： -198 D： +198●11000110为二进制补码,该数地真值为< D ）.A： +198 B： -198C： +58 D： -58●01000110为二进制补码, 该数地真值为< A ）.A： +70 B： -70C： +58 D： -58●字符 A地 ASCII码为 41H,字符 a地 ASCII码为< C ）.A：41H B：42HC：61H D：62H●字符 A地 ASCII码为 41H,字符 B地 ASCII码为< B ）.A：41H B：42HC：61H D：62H●字符9 地 ASCII码为< C ）.A：09H B：9C：39H D：99H●8位二进制数地原码表值范围为< C ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地反码表值范围为< C ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地补码表值范围为< B ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●8位二进制数地无符号数表值范围为< A ）.A：0 ~ 255 B：-128 ~ +127C：-127 ~ +127 D：-128 ~ +128●n+1位符号数X地原码表值范围为< A ）.A：-2n ＜ X ＜ 2 n B：-2 n≤ X ≤2 nC：-2 n≤ X ＜ 2 n D：-2 n ＜ X ≤ 2 n●n+1位符号数X地补码表值范围为< C ）.A：-2 n ＜ X ＜ 2 n B：-2 n≤ X ≤2 nC：-2 n≤ X ＜ 2 n D：-2 n ＜ X ≤ 2 n●电子计算机处理信息用二进制表示地原因是< C ）.A：节约电子元件 B：运算速度更快C：电子器件地性能 D：处理信息更方便●PC微机应用最广泛地领域是< B ）.A：科学与工程运算 B：数据处理与办公自动化C：辅导设计与制造 D：信息采集与自动控制●电子计算机遵循“存储程序”地概念,最早提出它地是< B ）.A：巴贝奇 B：冯．诺伊曼C：帕斯卡 D：贝尔●决定计算机主要性能地是< A ）.A：中央处理器 B：整机功耗C：存储容量 D：整机价格●冯·诺依曼计算机地基本特点是< B ）.A：多指令流单数据流 B：按地址访问并顺序执行指令C：堆栈操作 D：存储器按内容选择地址●程序计数器PC地作用是< A ）.A：保存将要执行地下一条指令地地址 B：保存CPU要访问地内存单元地址C：保存运算器运算结果内容 D：保存正在执行地一条指令●完整地计算机系统应包括< D ）.A：运算器、控制器、存储器 B：主机和应用程序C：主机和外部设备 D：硬件设备和软件系统●下面关于CPU地叙述中,不正确地是< C ）.A：CPU中包含了多个寄存器,用来临时存放数据B：CPU担负着运行系统软件和应用软件地任务C：所有CPU都有相同地机器指令D：CPU可以由多个微处理器组成●存放待执行指令所在地址地是< B ）.A：指令寄存器 B：程序计数器C：数据寄存器 D：地址寄存器●计算机地软件系由< B ）组成.A：操作系统和文件管理软件 B：系统软件和应用软件C：操作系统和应用软件 D：操作系统和系统软件●计算机中运算器地主要功能是< B ）.A：算术运算 B：算术和逻辑运算C：逻辑运算 D：定点和浮点运算●计算机能自动地连续进行数据处理,主要原因是< D ）.A：采用了开关电路 B：采用了半导体器件C：采用了二进制 D：采用了存储指令、控制指令运行地方法●下面关于微处理器地叙述中,不正确地是< B ）.A：微处理器通常由单片集成电路制成B：微处理器具有运算和控制功能,但无存储功能C：Pentium是PC机中应用最广泛地微处理器D：Intel公司是研制和生产微处理器地知名公司●20年来微处理器发展迅速,下面最准确地叙述是< D ）.A：微处理器地集成度越高则功能越强B：微处理器地主频越高则速度越快C：微处理器地操作越来越简单方便D：微处理器地性价比越来越高●计算机中数据总线驱动电路使用地基本逻辑单元是< B ）.A：非门 B：三态门C：触发器 D：译码器●运算器执行两个补码表示地整数加法时,产生溢出地正确叙述为< D ）.A：最高位有进位则产生溢出B：相加结果地符号位为0则产生溢出C：相加结果地符号位为1则产生溢出D：相加结果地符号位与两同号加数地符号位相反则产生溢出●计算机使用总线结构地优点是< C ）.A：减少信息传送地数量 B：提高信息传送速度C：减少信息传送线地数量 D：以上都是优点●计算机使用总线结构地缺点是< C ）.A：信息传送地速度减慢 B：数据、地址、控制信息不能同时出现C：两个同类信息不能同时出现 D：数据、地址信息不能同时出现●计算机硬件逻辑主要由CPU、内存、外存、I/O设备和< B ）组成.A：运算器 B：三总线C：显示器 D：键盘●MIPS用来描述计算机地运算速度,含义是< C ）.A：每秒处理百万个字符 B：每分钟处理百万个字符C：每秒执行百万条指令 D：每分钟执行百万条指令第二章：微处理器与体系结构●8086CPU复位后, 下列寄存器地值为< C ）.A：CS = 0000H、IP = 0000H B：CS = 0000H、IP =FFFFHb5E2RGbCAPC：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP =FFFFHp1EanqFDPw●8086CPU复位后, 下列寄存器地值为< C ）.A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH●当RESET信号为高电平时,寄存器初值为FFFFH地是< A ）.A：CS B：ES C：IP D：BP●地址锁存发生在指令周期地< A ）时刻.A：T1 B：T2 C：T3 D：T4●8086CPU读数据操作在总线周期地< D ）时刻.A：T1 B：T1,T2 C：T2,T3 D：T3,T4DXDiTa9E3d●8086CPU写数据操作在总线周期地< D ）时刻.A：T1 B：T2 C：T2,T3 D：T2,T3,T4RTCrpUDGiT●8086与外设进行数据交换时,常会在< C ）后进入等待周期.A：T1 B：T2 C：T3 D：T4●计算机中数据总线驱动器采用地基本逻辑单元是< C ）.A：反相器 B：触发器 C：三态门 D：译码器●计算机中地址锁存器采用地基本逻辑单元是< B ）.A：反相器 B：触发器 C：三态门 D：译码器●计算机中地址锁存器地输出信号状态是< B ）.A：单向双态 B：单向三态 C：双向双态 D：双向三态●8086CPU从功能结构上看,是由< D ）组成A：控制器和运算器 B：控制器,运算器和寄存器C：控制器和20位物理地址加法器 D：执行单元和总线接口单元●执行指令IRET后弹出堆栈地寄存器先后顺序为< D ）.A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS●下列逻辑地址中对应不同地物理地址地是< C ）.A：0400H：0340H B：0420H：0140HC：03E0H：0740H D：03C0H：0740H●8086CPU地控制线/BHE = 0,地址线A0 = 0时,有< B ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●8086CPU地控制线/BHE = 1,地址线A0 = 0时,有< A ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●8086CPU地控制线/BHE = 0,地址线A0 = 1时,有< C ）.A：从偶地址开始完成8位数据传送B：从偶地址开始完成16位数据传送C：从奇地址开始完成8位数据传送D：从奇地址开始完成16位数据传送●指令队列具有< D ）地作用.A：暂存操作数地址B：暂存操作数C：暂存指令地址 D：暂存预取指令●PC386计算机中,CPU进行算术和逻辑运算时,可处理地数据地长度为<D ）.A：8位 B：16位 C：32位 D：都可以●8086系统中,每个逻辑段地多存储单元数为< C ）.A：1MB B：256B C：64KB D：根据需要而定●下列说法中属于最小工作模式特点地是< A ）.A：CPU提供全部地控制信号 B：由编程进行模式设定C：不需要8286收发器 D：需要总线控制器8288●下列说法中属于最大工作模式特点地是< C ）.A：M//IO引脚可直接引用 B：由编程进行模式设定C：需要总线控制器8288 D：适用于单一处理机系统●包含在8086CPU芯片内部地是< A ）.A：算术逻辑单元 B：主存储器单元C：输入、输出单元 D：磁盘驱动器●8086当前被执行地指令存放在< D ）.A：DS：BX B：SS：SPC：CS：PC D：CS：IP●微机系统中,主机与硬盘地数据交换用< B ）方式.A：中断控制 B：DMA控制C：查询控制 D：无条件程序控制●芯片组中北桥芯片不能提供地功能是< D ）.A：对CPU地支持 B：内存管理C：Cache管理 D：CPU与ISA桥地控制●下列叙述错误地是< D ）.A：PC/AT机用8086CPU B：PC/XT机用8088CPUC：8086CPU地寻址范围为1MB D：80286CPU地寻址范围为32MB●同步和异步两种传输方式比较,传送效率最高地是< C ）.A：同步方式 B：异步方式C：同步和异步方式效率相同 D：无法比较●8086中,存储器物理地址形成算法是< B ）.A：段地址+偏移地址 B：段地址左移4位+偏移地址C：段地址×16H+偏移地址 D：段地址×10 +偏移地址●CPU访问一次存储器单元所用机器周期数由< B ）决定.A：读取指令字节地最短时间 B：读取数据字节地最长时间C：读取数据字节地平均时间 D：写入数据字节地平均时间●8086系统中外设请求总线控制权是通过控制线< C ）.A：NMI B：TEST C：HOLD D：INTR●堆栈存储器存取数据地方式是< C ）.A：先进先出 B：随机存取 C：先进后出 D：都可以●8086系统中,一个栈可用地最大存储空间是< B ）.A：IMB B：64KBC：由SP初值决定 D：由SS初值决定●存储字长是指< B ）.A：存储单元中二进制代码组合 B：存储单元中二进制代码个数C：存储单元地个数 D：以上都是●8086中,关于总线地叙述,错误地是< D ）.A：数据总线中信息流是双向地 B：地址总线中信息流是单向地C：控制总线中信息流是独立地 D：以上叙述都不对●8086地空闲周期Tt发生在< D ）.A：T1后 B：T2后 C：T3后 D：T4后●8086CPU中,控制线/RD和/WR地作用是< C ）.A：数据收发器方向控制 B：存储器存取操作控制C：存储器片选控制 D：地址/数据线分离控制●8086CPU中,控制线DT//R地作用是< A ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8086CPU中,控制线ALE地作用是< D ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8086CPU中,控制线/DEN地作用是< C ）.A：数据总线收发器方向控制 B：存储器存取操作控制C：数据总线收发器有效控制 D：地址/数据线分离控制●8088CPU中,需要数据总线收发器芯片8286< A ）.A：1片 B：2片 C：8片 D：16片●8086CPU中,需要数据总线收发器芯片8286< B ）.A：1片 B：2片 C：8片 D：16片●8088CPU中,需要地址锁存器芯片8288< C ）.A：1片 B：2片 C：3片 D：4片●8086CPU中,需要地址锁存器芯片8288< C ）.A：1片 B：2片 C：3片 D：4片●8086CPU中,确定下一条指令地物理地址地算术表达式为< A ）.A：CS×16＋IP B：DS×16＋SIC：SS×16＋SP D：ES×16＋DI●若某CPU具有64GB地寻址能力,则该CPU地地址总线宽度为< B ）.A：64 B：36 C：32 D：24●当8086与外设交换数据时,常会在< C ）进入等待周期Tw.A：T1与T2之间 B：T2与T3之间C：T3与T4之间 D：T4与T1之间●若寄存器中地数左移2位且无溢出,则新数值是原数值地< C ）.A：1倍 B：2倍 C：4倍 D：8倍●若寄存器中地数右移1位且无1数移出,则新数值是原数值地< B ）.A：一倍 B：1/2倍 C：1/4倍 D：1/8倍●8086CPU有< C ）个16位地通用寄存器.A：2 B：4 C：8 D：16●8086CPU有< C ）个8位地通用寄存器.A：2 B：4 C：8 D：16●8086CPU有< B ）个16位地段寄存器.A：2 B：4 C：8 D：16●8086CPU共有< D ）个16位寄存器.A：4 B：8 C：10 D：14●8086CPU能够直接执行地语言是< B ）.A：汇编语言 B：机器语言 C：C语言 D：JAVA语言●8086CPU响应可屏蔽中断后,不能自动执行地是< A ）.A：保存所有寄存器中地内容 B：保存指令指针寄存器IP中地内容C：保存状态寄存器F中地内容 D：不能响应较低级别地中断●在计算机中,字节地英文名字是< B ）.A：bit B：byte C：bout D：bps●Pentium芯片有8KB指令Cache和数据Cache,作用是< C ）.A：弥补外存容量不足 B：弥补主存容量不足C：加快指令执行速度 D：对外存和主存进行管理●在DMA方式下,CPU与总线地关系是< C ）.A：CPU只能控制地址总线 B：CPU只能控制数据总线C：CPU与总线为隔离状态 D：CPU与总线为短接状态●80486CPU与80386CPU比较,内部增加地功能部件是< C ）.A：分段部件和分页部件 B：预取部件和译码部件C：Cache部件和浮点运算部件 D：执行部件和总线接口部件●8086CPU中,时间周期、指令周期和总线周期地费时长短地排列是< C ）.A：时间周期＞指令周期＞总线周期 B：时间周期＞总线周期＞指令周期C：指令周期＞总线周期＞时间周期 D：总线周期＞指令周期＞时间周期●16个字数据存储区地首址为70A0H：DDF6H,末字单元地物理地址为<C ）.A：7E7F6H B：7E816H C：7E814H D：7E7F8H●8个字节数据存储区地首址为70A0H：DDF6H,末字节单元地物理地址为<D ）.A：7E7F6H B：7E7FEH C：7E714H D：7E7FDH●CPU对存储器访问时,地址线和数据线地有效时间关系为< B ）.A：同时有效 B：地址线先有效C：数据线先有效 D：同时无效●8086CPU由两部分组成,即执行单元和< B ）.A：运算器单元 B：总线接口单元C：寄存器单元 D：控制器●Pentium微处理器地内部数据宽度为< B ）.A：16位 B：32位 C：36位 D：64位●Pentium微处理器中共有< B ）段寄存器.A：4个 B：6个 C：8个 D：7个●Pentium 4与80486DX相比,其特点是< D ）.A：有浮点处理功能 B：有Cache存储器C：内部数据总线为32位 D：外部数据总线为64位●Pentium 4微处理器物理地址地最大存储空间是< B ）.A：256MB B：4GB C：64GB D：64TB●Pentium 4微处理器可寻址地最大存储空间是< C ）.A：256MB B：4GB C：64GB D：64TB●Pentium 微处理器地内部数据宽度是< B ）.A：16位 B：32位 C：36位 D：64位●Pentium 微处理器中共有几个段寄存器< C ）.A：4个 B：5个 C：6 D：7个●Pentium 微处理器进行存储器读写操作时,时钟周期T1完成< B ）操作.A：读写控制信号为高电平 B：发送存储器地址C：读操作码 D：读操作数第三章：80X86指令系统●指令MOV AX,[BX] 中,源操作数地缺省段是< A ）.A：DS B：ES C：SS D：CS●指令PUSH [BX] 中,目地操作数地段寄存器是< C ）.A：DS B：ES C：SS D：CS●指令MOVSB 中,目地块地段寄存器是< B ）.A：DS B：ES C：SS D：CS●下列指令中,不正确地指令是< D ）.A：MOV AX,BX B：MOV AX,[BX]C：MOV AX,CX D：MOV AX,[CX]●下列指令中, 不正确地指令是< D ）.A：MOV AL,BL B：MOV AL,[BX]C：MOV AL,CL D：MOV AL,[BL]●下列指令中,不正确地指令是< D ）.A：MOV [BX+SI],AX B：MOV AX,[BX + SI]C：MOV AX,SI D：MOV AX,[BX + CX]●若要使寄存器AL中地高 4 位不变,低 4 位0,使用指令< B ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位不变,低 4 位1,使用指令< C ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位为0,低 4 位不变,使用指令< A ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●若要使寄存器AL中地高 4 位为1,低 4 位不变,使用指令< D ）.A：AND AL,0FH B：AND AL,0F0HC：OR AL,0FH D：OR AL,0F0H●条件转移指令JNZ地转移条件是< B ）.A：CF = 0 B：ZF = 0 C：CF = 1 D：ZF =15PCzVD7HxA●条件转移指令JZ地转移条件是< D ）.A：CF = 0 B：ZF = 0 C：CF = 1 D：ZF =1jLBHrnAILg●8086CPU响应可屏蔽中断地条件是< B ）.A：IF = 0 B：IF = 1 C：TF = 0 D：TF = 1 xHAQX74J0X●8086CPU向I/O端口地址 30H 写字节数据应使用指令< A ）.A：OUT 30H,AL B：OUT 30H,AXC：OUT AL,30H D：OUT AX,30H●8086CPU向I/O端口地址 30H 写字数据应使用指令< B ）.A：OUT 30H,AL B：OUT 30H,AXC：OUT AL,30H D：OUT AX,30H●8086CPU从I/O端口地址 80H读字节数据应使用指令< A ）.A：IN AL,80H B：IN AX,80HC：IN 80H,AL D：IN 80H,AX●8086CPU从I/O端口地址 80H读字数据应使用指令< B ）.A：IN AL,80H B：IN AX,80HC：IN 80H,AL D：IN 80H,AX●8086CPU向I/O端口地址 430H 写字数据应使用指令< D ）.A：OUT 430H,AL B：OUT 430H,AXC：MOV DX,430H D：MOV DX,430HOUT DX,AL OUT DX,AX●8086CPU向I/O端口地址 430H 写字节数据应使用指令< C ）.A：OUT 430H,AL B：OUT 430H,AXC：MOV DX,430H D：MOV DX,430HOUT DX,AL OUT DX,AX●若 DF = 1,执行串操作指令 MOVSW时,地址指针自动变化是< D ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2LDAYtRyKfEC：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2Zzz6ZB2Ltk●若 DF = 0,执行串操作指令 MOVSW时,地址指针自动变化是< B ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2dvzfvkwMI1C：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2rqyn14ZNXI●若 DF = 1,执行串操作指令 MOVSB时,地址指针自动变化是< C ）.A：SI + SI + 1、DI = DI + 1 B：SI = SI + 2、DI = DI +2EmxvxOtOcoC：SI = SI – 1、DI = DI - 1 D：SI = SI – 2、DI = DI –2SixE2yXPq5●两个组合十进制数46H、35H相加,调整指令DAA完成地是< B ）.A：加00H调整 B：加06H调整C：加60H调整 D：加66H调整第四章：宏汇编语言程序设计●汇编源程序文件地扩展名是< C ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE●源程序文件汇编后地目标文件地扩展名是< B ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE●目标文件连接后地可执行文件地扩展名是< D ）.A：*．LST B：*．OBJ C：*．ASM D：*．EXE6ewMyirQFL●下列可作为标识符用地字符串是< C ）.A：MOV B：ZF C：FAH D：PTR●下列为寄存器名地字符串是< B ）.A：ZP B：BP C：AP D：CP●下列为状态标志地字符串是< A ）.A：ZP B：BF C：DF D：TF●下列为控标志地字符串是< D ）.A：ZP B：SF C：OF D：TF●下列为指令助记符地字符串是< C ）.A：ADCC B：AAAA C：SUB D：POOP●下列为运算符地字符串是< B ）.A：ADC B：PTR C：OAG D：LOOPkavU42VRUs●定义字类型地伪指令符是< B ）.A：DB B：DW C：DD D：DQy6v3ALoS89●说明字节类型地伪指令符是< C ）.A：WORD B：DWORD C：BYTE D：SHOR●返回变量段属性地伪指令符是< B ）.A：OFFSET B：SEG C：TYPE D：SIZEM2ub6vSTnP●定义过程结束地伪指令符是< C ）.A：END B：ENDS C：ENDP D：ENDM0YujCfmUCw●下列为段定义地伪指令是< B ）.A：PROC B：SEGMENT C：ASSUME D：STRUCeUts8ZQVRd●下列为符号定义地伪指令是< B ）.A：ORG B：EQU C：STR D：RET第五章：存储器●80286在保护虚地址模式下,虚拟空间为< D ）.A：1MB B：2MB C：4MB D：16MB●80486DX和80386相比,内部增加地功能部件是< C ）.A：分段部件、分页部件 B：预取部件、译码部件C：Cache、浮点运算部件 D：执行部件、总线接口部件虚拟存储器是为了使用户可运行比主存容量大得多地程序,它要在硬件之间进行信息动态调度,这种调度是由< D ）来完成地.sQsAEJkW5T A：硬件 B：操作系统C：BIOS D：操作系统和硬●在各种辅存中,除去< D ）外,大多是便于安装、卸载和携带地.A：软盘 B：CD-ROM C：磁带 D：硬盘●硬盘是一种外设,而软盘驱动器属于< C ）.A：软盘 B：CD-ROM C：磁带 D：硬盘●常用地虚拟存储器寻址系统由< A ）两级存储器组成.A：主存——外存 B：Cache——主存C：Cache——主存 D：Cache——Cache●高速缓存Cache地存取速度< C ）.A：比主存慢、比外存快 B：比主存慢、比内部寄存器快C：比主存快、比内部寄存器慢 D：比主存慢、比内部寄存器慢●在PC机中,CPU访问各类存储器地频率由高到低为< A ）.A：高速缓存、主存、硬盘、磁带 B：主存、硬盘、磁带、高速缓存C：硬盘、主存、磁带、高速缓存 D：硬盘、高速缓存、主存、磁带●下列说法中正确地是< D ）.A：EPROM是不能改写地B：EPROM可以改写,所以也是一种读写存储器C：EPROM只能改写一次D：EPROM可以改写,但不能取代读写存储器●目标程序中将逻辑地址转换成物理地址称为< B ）.A：存储分配 B：地址重定位C：地址保护 D：程序移动●软磁盘驱动器采用地磁头是< C ）.A：浮动式磁头 B：接触式磁头C：固定式磁头 D：旋转式磁头●高速缓冲存储器Cache地作用是< D ）.A：硬盘与主存储器间地缓冲 B：软盘盘与主存储器间地缓冲C：CPU与视频设备间地缓冲 D：CPU与主存储器间地缓冲●若256KB地SRAM有8条数据线,则它有< B ）地址线.A：8条 B：18条 C：20条 D：256条●48倍速地CD-ROM光盘驱动器地实际数据传输速率是< B ）.A：4．8MB/S B：7．2MB/S C：8MB/S D：9．6MB/S●Cache存储器一般采用SRAM,而内存条由< D ）组成.A：ROM B：PROM C：DRAM D：SDRAM●某SRAM芯片容量为8K×8,组成32KB存储系统所用芯片数为< B ）.A：2片 B：4片 C：8片 D：16片●保护模式下程序地最大地址空间是< D ）.A：4KB B：1MKB C：2GB D：4GB●有关SRAM和DRAM地正确叙述是< A ）.A：DRAM比SRAM地集成度高B：DRAM比SRAM地成本高C：DRAM比SRAM地速度快D：DRAM比SRAM地使用简单●光盘驱动器地核心装置是< D ）.A：定位机构 B：驱动电路C：光头装置 D：主轴驱动机构●硬盘与内存交换数据时,由< C ）控制.A：适配器 B：地址译码器C：DMA控制器 D：三态数据缓冲器●计算机中保护断点和现场应使用< D ）.A：ROM B：中断相量表C：寄存器 D：堆栈●若CPU有64GB地寻址能力,则CPU地地址总线有< B ）.A：64条 B：36条 C：32条 D：24条●易失性存储器是< D ）.A：ROM B：PROM C：EEPROM D：RAM●容量为8KB地SRAM地起始地址为2000H,则终止地址为< D ）.A：21FFH B：23FFH C：27FFH D：3FFFHGMsIasNXkA●磁盘上地磁道是< A ）.A：记录密度不同地同心圆 B：记录密度相同地同心圆C：记录密度不同地扇区 D：记录密度相同地扇区●下列存储器中,按记录密度从低到高地顺序为< C ）.A：软盘、硬盘、光盘、磁带 B：磁带、硬盘、软盘、光盘C：磁带、软盘、硬盘、光盘 D：硬盘、软盘、磁带、光盘●目前PC机主板上地ROM-BIOS为< C ）.A：PROM B：EPROM C：EEPROM D：DRAM●下列内存条类型中,速度最快地是< A ）.A：EDO B：DRAM C：SDRAM D：RDRAM●若显示器地最高分辩率为1280×1024、24位,所需最小缓存为< C ）.A：1MB B：2MB C：4MB D：6MB●在虚拟存储系统中,逻辑地址空间受< C ）地限制.A：内仔地大小 B：外存地大小C：物理编址范围 D：页表大小●段页式存储管理中,虚拟地址空间是< B ）.A：一维 B：二维 C：三维 D：层次●常用虚拟存储器寻址系统由< A ）组成.A：主存—外存 B：Cacle—主存C：Cacle—外存 D：Cache—Cache●存储器系统中10KBRAM地寻址范围为< A ）.A：0000H~2BFFH B：0000H~0FFFHC：0000H~03FFH D：0000H~4AFFH●在存储器组织中,存储单元无重叠地址地控制方式是< C ）.A：线选控制法 B：部分译码控制C：全译码控制 D：都可以●用容量64K×1地RAM芯片构成1MB地存储器系统需要芯片数为< D ）.A：16 B：32 C：64 D：128●用MB表示存储器容量时,1MB等于< C ）.A：210个字节 B：216个字节 C：220个字节 D：232个字节●某I/O接口芯片中地I/O端口地址为0330H~033FH,它地片内地址线有<B ）.A：2条 B：4条 C：8条 D：16条●下列叙述中,正确地是< B ）.A：1KB＝1024×1024B B：1KB＝1024BC：1KB＝1024MB D：1MB＝1024B●下面关于RAM、ROM地叙述中,正确地是< C ）.A：ROM在系统工作时即能读也能写 B：掉电后,ROM中存放地数据会丢失C：RAM在系统工作时即能读也能写 D：掉电后,RAM中存放地数据不丢失。
8086微处理器的功能与结构
8086微处理器的功能与结构四、80x86微处理器的结构和功能(一)80x86微处理器1.8086/8088主要特征(1)16位数据总线(8088外部数据总线为8位)。
(2)20位地址总线，其中低16位与数据总线复用。
可直接寻址1MB存储器空间。
(3)24位操作数寻址方式。
(4)16位端口地址线可寻址64K个I/O端口。
(5)7种基本寻址方式。
有99条基本指令。
具有对字节、字和字块进行操作的能力。
(6)可处理内部软件和外部硬件中断。
中断源多达256个。
(7)支持单处理器、多处理器系统工作。
2.8086微处理器内部结构8086微处理器的内部结构由两大部分组成，即执行部件EU(Execution Unit)和总线接口部件BIU(Bus Interface Unit)。
和一般的计算机中央处理器相比较，8086的EU相当于运算器，而BIU则类拟于控制器。
3.8086最小模式与最大模式及其系统配置最小模式在结构上的特点表现为:系统中的全部控制信号直接来自8086CPU。
与最小模式相比，最明显的不同是系统中的全部控制信息号不再由8086直接提供，而是由一个专用的总线控制器8288输出的。
4.8087与8089处理机简述(1)8087协处理机8087协处理机与8086组合在一起工作，以弥补8086在数值运算能力方面的不足，所以它又称为协处理机。
(2)8089I/O处理机8089是一个带智能的I/O接口电路，相当于大型机中的通道，它将CPU的处理能力与DMA控制器结合在一起。
它具有52条基本指令，1MB的寻址能力，包含两个DMA通道。
8089也可以与8086联合在一起工作，执行自己的指令，进行I/O 操作，只在必需时才与8086进行联系。
在8089的控制下，可以进行外设与存储器之间、存储器与存储器之间以及外设与外设之间的数据传输。
同时，8089还可以设定多种终止数据传输的方式。
5.总线时序一个基本的总线周期包括4个时钟周期，即4个时钟状态T 1 、T2 、T3 和T4 。
80x86微机原理参考答案
80x86微机原理参考答案第一章计算机基础（P32）1-1电子管，晶体管，中小规模集成电路、大规模、超大规模集成电路。
1-2把CPU和一组称为寄存器（Registers）的特殊存储器集成在一片大规模集成电路或超大规模集成电路封装之中，这个器件才被称为微处理器。
以微处理器为核心，配上由大规模集成电路制作的只读存储器（ROM）、读写存储器（RAM）、输入／输出、接口电路及系统总线等所组成的计算机，称为微型计算机。
微型计算机系统是微型计算机配置相应的系统软件,应用软件及外部设备等.1-3写出下列机器数的真值：（1）01101110 （2）10001101（3）01011001 （4）11001110答案：（1）+110 （2）-13(原码) -114（反码）-115（补码）（3）+89 （4）-78（原码）-49（反码）-50（补码）1-4写出下列二进制数的原码、反码和补码（设字长为8位）：（1）+010111 （2）+101011（3）-101000 （4）-111111答案：（1）[x]原=00010111 [x]反= 00010111 [x]补= 00010111（2）[x]原=00101011 [x]反= 00101011 [x]补= 00101011（3）[x]原=10101000 [x]反= 11010111 [x]补= 11011000（4）[x]原=10111111 [x]反= 11000000 [x]补=110000011-5 当下列各二进制数分别代表原码，反码，和补码时，其等效的十进制数值为多少？（1）00001110 表示原码14，反码14，表示补码为14（2）11111111 表示原码－127，反码－0，表示补码为－1（3）10000000 表示原码-0，反码-127，表示补码为－128（4）10000001 表示原码－1，反码－126，表示补码为－1271-6 已知x1=+0010100，y1=+0100001，x2=-0010100，y2=-0100001，试计算下列各式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
教学难点：8086微处理器的存储器和I/O组织
第
3章
3.3 80x86微处理器及其发展 3.3.1 80286微处理器 3.3.2 80386微处理器 3.3.3 80486微处理器 3.3.4 Pentium微处理器
8086微处理器
3.1 8086的结构特点 3.1.1 CPU
执行单元EU
负责执行指令。由算术逻辑单元（Arithmetic Logic Unit，ALU）、
通用寄存器组、16位标志寄存器（FLAGS）、EU控制电路等组成。
教学进程
3.1.2 寄存器组
3.1 8086的结构特点
段寄存 器(4)
通用寄 存器(4)
控制寄 存器(2)
16位寄存 器( 14个)
指针变 址寄存 器(4)
当本次运算结果中的低8位含“1”个数为偶数时，PF＝1，为奇数时PF＝0。 3 AF（Auxiliary Carry Flag）辅助进位标志 本次运算中若第3位向第4位有进位或借位时，AF＝1，否则， AF＝0。
4
5 6
ZF（Zero Flag）零标志
SF（Sign Flag）符号标志 OF（Overflow Flag）溢出标志
3.1
8086的结构特点
3.1.1 CPU CPU的基本结构
通 用 寄 存 器 AH BH CH DH SP BP DI AL BL CL DL AX BX CX DX 段 寄 存 器
地址加法器
20位地址总线
16位数据总线 CS DS SS ES IP
内部通用寄存器
SI
16位内部总线
暂存器 指令流队列 ALU EU控 制电路 8位 1 2 3 4 5 6
RD
READY INTR
TEST
NMI RESET
测试信号输入引脚，低电平有效
非屏蔽中断请求输入信号，上升沿触发 系统复位输入信号，高电平有效
教学进程
8086的工作模式及引脚功能
3.1.3 外部引脚及功能
● 最小模式下的部分引脚含义
引脚24～31在最小模式下的功能 引脚 INTA ALE DEN DT/R 为中断响应输出端 地址锁存允许信号，三态输出，高电平有效 数据允许信号，三态，低电平有效 数据传送方向控制信号，三态。用于确定数据传送的方向 功 能
00001H
00000H
00003H
00005H
512K×8（位） 奇地址存储体 （A0=1） 512K×8（位） 偶地址存储体 （A0=0）
00002H
00004H
FFFFD H
FFFFFH
FFFFCH
FFFFEH
8086存储器的分体结构
BHE 0 0 1 1
A0 0 1
0 1
操作 同时访问两个存储体，读写一个对准字信息 只访问奇地址存储体，读写高字节信息 只访问偶地址存储体，读写低字节信息
15 14 13 12 11 10 9 8 7 6 5
AF
4 3
PF
2 1
CF
0
教学进程
标志寄存器 1 CF（Carry Flag）进位标志
3.1 8086的结构特点
表示执行一次加法/减法运算时产生了进位/借位，当算术运算结果使最高位 产生进位或借位时，则CF＝1，否则CF＝0。 2 PF（Parity Flag）奇偶校验标志
则是“后进先出”，即先进栈的数据后出 栈。
教学进程
3.1.2 寄存器组 通用寄存器——数据寄存器
3.1 8086的结构特点
● 用来暂存操作数，每个寄存器可作为一个16位的寄存器使用，也可
分成2个8位寄存器使用：AX→AH，AL
● 习惯用法
BX →BH，BL DX →DH，DL
CX→CH，CL
AX(Accumulator)：累加器 CX(Count)：计数寄存器 指针与变址寄存器 SP(Stack Pointer)堆栈指针寄存器 SI(Source Index)源变址寄存器
若本次运算结果为0时，ZF＝1，否则，ZF＝0。 若本次运算结果的最高位为1，则SF＝1，否则，SF＝0
当带符号数运算结果产生溢出时，OF＝1。
教学进程
3.1.2 寄存器组 标志寄存器 OF DF IF TF SF ZF
15 14 13 12 11 10 9 8 7 6 5
3.1 8086的结构特点
NMI INTR CLK
地
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8086 CPU
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC(5V) AD15 AD16/S2 AD17/S4 AD18/S5 AD19/S6 BHE/S2 MN/MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR(LOCK) M/IO(S2) DT/R(S1) DEN(SD) ALE(QSD) INTA(QS4) TEST READY RESET
M/IO
WR HOLD HLDA
输入/输出/存储器控制信号，三态
写信号输出，三态 总线保持请求信号输入，高电平有效 总线保持响应信号输出，高电平有效
教学进程
8086的工作模式及引脚功能
3.1.3 外部引脚及功能
●最大模式下的部分引脚含义
当 MN/MX 引脚为低电平时，8086工作在最大模式下
引脚
S2 , S1 , S0
●最小模式——又称为单微处理器模式。
教学进程
3.1.3 外部引脚及功能 8086的工作模式及引脚功能
3.1 8086的结构特点
当CPU工作在不同模式时，引脚具有不同的名称和定义。 但是还有部分公用引脚在不同模式下具有相同的含义。
地 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0
功能
总线周期状态信号输出，低电平有效，三态
指令流队列状态输出 总线封锁信号输出，低电平有
QS1 QS0
LOCK
RQ/GT! RQ/ GT0 总线请求/总线响应信号引脚。每一个引脚都具有双 向功能，既是总线请求输入，也是总线响应输出
教学进程
3.2 8086CPU的存储器和I/O组织
3.2.1 存储器的组织
AF
4 3
PF
2 1
CF
0
6个状态标志——表示运算结果的特征
来控制CPU的操作 1 DF（Direction Flag）方向标志
用于控制字符串操作指令的进步方向。DF=1，递减的顺序按从高到低地址
DF=0，递减的顺序按从高到低地址
2 IF（Interrupt-Enable Flag）中断允许标志 控制可屏蔽中断标志。IF=1，允许CPU接受外部从INTR引脚上发来的中断
段寄存器
● CS(Code Segment，代码段寄存器)——存放当前程序所在段的首地址 ● DS(Data Segrnent，数据段寄存器)——保存当前程序所用数据段的首地址 ● SS(Stack Segment，堆栈段寄存器)——存放当前程序所用堆栈段的首地址
堆栈：指一段指定的内存区域：其存取原 ● ES(Extra Segment 附加数据段寄存器)——存放辅助数据所在段的首地址
存储器空间与存储器结构
存储器是按字节进行组织的，两个相邻的字节被称为一 个“字” 。存放的信息若是以字节（8位）为单位的，将 在存储器中按顺序排列存放；若存放的数据为一个字（16 位）时，则将每一个字的低字节（低8位）存放在低地址中， 高字节（高8位）存放在高地址中，并以低地址作为该字的 地址。 在组成与8086CPU连接的存储器时，1M字节的存储空 间实际上被分成两个512字节的存储体，分别叫高位库和低 位库。低位库固定与 8086CPU的低位字节数据线 D 7 ~D0 相 连，因此又可称它为低字节存储体，该存储体中的每个地 址 均 为 偶地 址 。高位 库 与 8 086 C P U 的 高位 字 节数据 线 D15~D8相连，因此又称它为高字节存储体，该存储体中的 每个地址均为奇地址，如下图所示。
总线控 制逻辑 CPU总线
FLAG
执行单元EU
总线接口单元BIU
教学进程
3.1.1 CPU 总线接口单元BIU
3.1 8086的结构特点
负责与存储器接口，它由段寄存器、指令指针寄存器、指令流 队列、地址加法器以及总线控制逻辑组成。 主要负责CPU与存储器之间的信息传送。 ALU 是计算机的 运算器
IF=0，CPU禁止接受可屏蔽中断，但不影响NMI，CPU内部中断
3
TF（Trap Flag）陷阱标志或单步操作标志
教学进程
位为程序方便而设，TF＝1，CPU处于单步工作， TF＝0，CPU正常运行
3.1.3 外部引脚及功能 基本概念
3.1 8086的结构特点
● 有效电平 —— 指引脚起作用时的逻辑电平。有些信号是低电平有 效，也称作负逻辑，有些信号是高电平有效，也称作正逻辑。 ● 三态 —— 是指引脚除了能正常的输入或输出高、低电平之外，还 能输出高阻状态 。 8086具有两种工作模式：最小模式和最大模式 ●最大模式——又称为多微处理器模式。
第3章 80X86微处理器及其体系结构
本章主要教学内容
• • • • • 8086微处理器的基本性能指标、组成及其寄存器结构 8086微处理器的外部引脚特性 8086微处理器的存储器和I/O组织 8086的时钟和总线概念及其最小/最大工作方式 80286、80386、80486等高档微处理器
教学目的：使学生掌握80X86微处理器的基本使用 教学重点：8086微处理器的组成及其寄存器结构； 8086