基于FPGA的嵌入式系统设计第6章
基于FPGA的嵌入式系统开发
基于FPGA的嵌入式系统开发的实验报告应福军徐飞Linux操作系统近年来在嵌入式领域中发展很快，由于其强大的性能和开源免费的特点，越来越受到嵌入式系统开发商的青睐，信息家电、网络设备、手持终端等都是嵌入式Linux应用的广大市场。
FPGA生产商Xilinx公司提供了全面的嵌入式处理器解决方案,包括PowerPC、MicroBlaze和PicoBlaze三款RISC结构的处理器核。
其中,MicroBlaze 是32位嵌入式软核处理器解决方案,支持CoreConnect总线的标准外设集合,具有兼容性、可配置性以及重复利用性,能够根据成本和性能要求提供高性价比的处理性能。
支持MicroBlaze处理器的嵌入式操作系统很多,比如μC/OS-II、BuleCat ME Linux、RTA MB、ThreadX、PetaL-inux等等。
本次项目实验是在xilinx 公司的spartan_3E开发板上移植petalinux内核一、实验目的通过成功做一个嵌入式项目，把前期课堂学习转化成实践能力，真正具备基础的嵌入式开发能力，为今后的更大的项目实践打下基础二、实验步骤1.在EDK中建立基本硬件系统新建工程，添加DCE,LED,FLASH,DDRAM,MAC,以及定时器等IP核2. 在EDK中创建BSPBSP是在EDK中创建BSP板级支持包（Board Support Package），是介于主板硬件和操作系统之间的一层，应该说是属于操作系统的一部分,主要目的是为了支持操作系统，使之能够更好的运行于硬件主板。
BSP是相对于操作系统而言的，不同的操作系统对应于不同定义形式的BSP,例如VxWorks的BSP和Linux的BSP相对于某一CPU来说尽管实现的功能一样，可是写法和接口定义是完全不同的，所以写BSP一定要按照该系统BSP的定义形式来写（BSP的编程过程大多数是在某一个成型的BSP模板上进行修改），这样才能与上层OS保持正确的接口，良好的支持上层OS。
基于FPGA的嵌入式系统设计
基于FPGA的嵌入式系统设计作者：张改莲来源：《价值工程》2011年第19期FPGA-based Embedded System DesignZhang Gailian（College of Engineering，Xi'an International University，Xi'an 710077，China）摘要：随着计算机体系结构理论的完善，嵌入式技术不断取得新进展，其研究和应用已成为当前的热门技术。
SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案。
重点介绍基于NiosⅡ内核处理器的嵌入式SOPC开发板的设计。
Abstract: With the improvement of the theory of the computer architecture, embedded technology has made new progress, its research and application has become a popular technology. SOPC is the flexible and efficient system on chip design proposed by Altera company. The paper focused on the design of embedded SOPC development board based on the core processor of NiosⅡ.关键词：嵌入式系统 NiosⅡ内核 FPGAKey words: embedded system；Nios Ⅱ kernel；FPGA中图分类号：TP39 文献标识码：A文章编号：1006-4311（2011）19-0171-010引言随着微电子应用技术的迅猛发展，集成电路正朝着高集成度、低功耗、高速的方向深入发展。
SOPC（System on Programmable Chip片上可编程系统）无疑是现代电子技术和电子系统的结合点和研究方向。
基于FPGA的嵌入式系统设计与开发研究
基于FPGA的嵌入式系统设计与开发研究嵌入式系统是指具有特定功能的计算机系统，被嵌入到其他设备中以完成特定任务。
嵌入式系统的设计与开发在现代技术领域中具有重要的地位，其中基于可编程逻辑器件（FPGA）的嵌入式系统尤为重要。
本文将探讨基于FPGA的嵌入式系统设计与开发的研究，并分析其在实际应用中的价值与挑战。
首先，我们需要了解FPGA是什么。
FPGA是一种基于可编程逻辑门阵列（PLA）的集成电路芯片，具有灵活性和可编程性，可以通过配置器件中的逻辑门和连接资源来实现各种硬件功能。
相比于传统的固定功能集成电路，FPGA具有更高的性能、灵活性和可靠性，因此广泛应用于嵌入式系统设计与开发中。
基于FPGA的嵌入式系统设计与开发的研究主要涉及以下几个方面：硬件设计、嵌入式软件开发、系统集成与验证。
在硬件设计方面，基于FPGA的嵌入式系统需要首先确定系统的需求和功能，然后进行硬件结构设计。
硬件设计主要包括逻辑设计、电路设计、时序设计等。
通过使用硬件描述语言（HDL）如VHDL或Verilog来描述系统的行为和结构，设计师可以实现各种硬件模块和接口，并通过逻辑综合工具生成对应的电路网表。
随后，通过布局布线工具将电路网表映射到FPGA的逻辑单元和资源中，最终生成比特流文件（Bitstream），供FPGA配置器件使用。
嵌入式软件开发是基于FPGA的嵌入式系统设计与开发中的另一个重要方面。
嵌入式软件开发主要涉及嵌入式处理器的选择与集成、固件编程、设备驱动程序的开发等。
在嵌入式系统设计中，使用处理器核心与FPGA逻辑单元进行协同工作，处理器核心负责控制和高层次算法处理，FPGA逻辑单元负责实时数据处理和硬件加速，使得系统具有较高的性能和吞吐量。
通过使用嵌入式软件开发工具如Eclipse等，设计师可以编写和调试嵌入式软件，并将其烧录到FPGA中。
系统集成与验证是保证基于FPGA的嵌入式系统正常运行的关键步骤。
系统集成主要涉及将各个硬件模块、嵌入式软件和外设等组合到一起，并实现合适的通信和数据交换机制。
Altium Designer基于FPGA嵌入式系统设计
when X“07" => Q <= X"10";
when X“08" => Q <= X"17";
10
基于FPGA的硬件设计
when X“09" => Q <= X"20";
when X“0A" => Q <= X"2E";
when X“0B" => Q <= X"41";
when X“0C" => Q <= X"5C";
8.在原理图编辑界面下，选择菜单Design\Create Sheet Symbol From Sheet,然后 在弹出的窗口中选择Tset1.VHDL,然后点击OK。见图8。
图8 将VHDL产生图表符
13
基于FPGA的硬件设计
生成如图9所示的图表符，
图9 将VHDL产生图表符
14
基于FPGA的硬件设计
Q : OUT std_logic_vector(7 downto 0)
);
end Test1;
Architecture RTL OF Test IS
Begin
Process(D)
Begin
Case D Is
9
基于FPGA的硬件设计
when X“00" => Q <= X"00";
}
}
}
26
基于FPGA的嵌入式软件设计
3.保存Test.C文件，在C语言编辑界面下选择菜单Project\Project Options，在弹出的窗 口中选择Configuration项，在下拉菜单中选择Tasking 8051，其余选项按默认处理，完 成后，点击Ok。见图20。
基于FPGA的嵌入式系统设计
基于ＦＰＧＡ的嵌入式系统设计作者：周汝来源：《电脑知识与技术·学术交流》2008年第14期摘要：在对现有的IRL实现方案进行分析的基础上，提出了一种新的解决方案——基于FPGA设备驱动的解决方案。
该方案使用处理器控制方式结合嵌入式实时操作系统实现了通过互联网进行远程配置的功能，并且具有体系结构简单、跨平台、配置过程灵活快速、硬件成本较低等特点。
关键词：FPGA；嵌入式系统；IRL系统中图分类号：TP393文献标识码：A文章编号：1009-3044(2008)14-20954-021 引言互联网可重配置逻辑IRL(Internet Reconfigurable Logic)，是一种能够通过互联网对目标系统的硬件进行远程更新和动态重构的设计方法。
这种远程动态重构技术最早由Xinlinx等PLD 公司推出。
IRL使公共网具备了现场更新、修复和修改远程硬件的能力，目前已经被许多网络设备采用，如数字电视、家庭网关、多功能机顶盒和路由器、交换机等网络中继设备等。
采用IRL可降低对设备的维护费用，设备提供商可通过基于Internet的商业模式完成产品的更新换代与维护[1]。
基本的IRL系统由Host、Upgrade Portal、TCP/IP Network和Target四部分组成：（1）主机(Host)：主要应用各种设计工具产生FPGA配置文件，并通过应用软件将配置文件(payload)传送到升级入口。
（2）升级入口(Upgrade Portal)：目标设备可以通过升级人口获取配置文件。
（3）TCP/IP网络(Network)：是基于TCP/IP的网络，可以是互联网也可以是局域网，由IRL系统软件提供一种基于TCP/IP的接口连接。
（4）目标系统(Target)：是需要进行硬件升级的系统，即终端设备。
该系统由微处理器、IRL系统软件、嵌入式实时操作系统和可重构器件(如FPGA)组成。
处理器与网络进行通信并与可重构器件连接。
基于FPGA的嵌入式资料
（2）片上系统SOC—System On Chip 片上系统又称为集成电路（Integrated System），
简称IS。有人认为，IS与IC的关系和当时的集成电路与 分离元件的关系类似。
IS或SOC是一个复杂的系统。它一般将一个完整产 品的各功能集成在一个芯片上或芯片组上。
（3）可编程片上系统SOPC—System On Programmable Chip
IEEE( 国 际 电 气 和 电 子 工 程 师 协 会 ) 的 定 义 是 ： “ Device used to control, monitor, or assist the operation of equipment, machinery or plants”。
微机学会的定义是：“嵌入式系统是以嵌入式应用为目的 的计算机系统”，并分为系统级、板级、片级，系统级包括各 类工控器、PC104模块等；板级包括各类带CPU的主板和OEM产 品；片级包括各种以单片机、DSP、微处理器为核心的产品。
嵌入式系统包括硬件和软件两部分。
嵌入式处理器是嵌入式系统的核心，有硬核和 软核之分。
由于嵌入式系统的概念从外延上很难统一，其应用形式多 种多样，因此定义嵌入式系统非常困难。不过，通过对上述定 义分析后不难发现，从嵌入式系统概念的内涵上讲，它的共性 是一种软、硬件紧密结合的专用计算机系统。通常我们所说的 嵌入式系统，硬件以嵌入式微处理器为核心，集成存储系统和 各种专用输入/输出设备；软件包含系统启动程序、驱动程序、 嵌入式操作系统、应用程序等，这些软件有机结合，构成系统 特定的一体化软件。这种专用计算机系统必然在可靠性、实时 性、功耗、可裁减等方面具有一系列特点。如果我们关注一下 嵌入式系统的特性，也许能够对嵌入式系统的概念获得更深入 的理解。
基于FPGA的嵌入式系统的设计与实现
2、输入模块设计
输入模块主要包括乐曲信息的采集和传输。本系统中，乐曲信息采用MIDI格 式进行存储和传输。用户可以通过MIDI键盘或者其他MIDI设备将乐曲信息输入到 系统中。
3、处理模块设计
处理模块主要由FPGA完成，其主要任务是将输入的乐曲信息转换为硬件可以 识别的控制信号。
具体来说，FPGA首先需要将MIDI格式的乐曲信息解析为数字信号，然后通过 内部算法进行处理，生成控制音频硬件的信号。本系统中，FPGA主要通过VHDL编 程语言来实现上述功能。
基于FPGA的嵌入式系统的设计与实 现
目录
01 基于FPGA的嵌入式系 统设计与实现
02 参考内容
基于FPGA的嵌入式系统设计与 实现
随着科技的不断发展，嵌入式系统在各个领域的应用越来越广泛。FPGA（现 场可编程门阵列）作为一种灵活、高效的硬件设计技术，为嵌入式系统设计提供 了新的解决方案。本次演示将介绍基于FPGA的嵌入式系统的设计与实现。
经过以上步骤，我们可以得出基于FPGA的嵌入式系统的设计与实现具有以下 优点：首先，FPGA的可编程性使得硬件设计更加灵活，可以根据不同需求进行定 制和优化；其次，FPGA的高速并行处理能力可以提高整个嵌入式系统的运算效率 和性能；再次，使用FPGA可以降低系统功耗和成本，同时减小了系统的体积和重 量；最后，FPGA的可重构特性使得系统升级和维护更加简便。
1、硬件设计
系统的硬件部分主要包括DSP、FPGA、RAM、Flash等。其中，DSP用于实现 信号处理算法，接收GPS和惯性导航等传感器数据，计算出位置、速度等信息； FPGA用于实现硬件接口、数据传输和控制逻辑，连接各个硬件模块，保证系统的 正常运行；RAM用于存储运行时的数据和程序；Flash用于存储固件程序和常量数 据。
(6)基于FPGA的嵌入式系统设计
FPGA技术发展新趋势（3）
FPGA与ASIC界限日趋模糊，相互融合 与 界限日趋模糊， 界限日趋模糊
XCS30XL Price
$5.50 $5.50 $5.50 $5.50
Percentage of Device Used
17% 36% 27% 6%
Effective Function Cost
$.93 $1.98 $1.49 $0.33
PCI Interface
$6.55
45%
$2.95
Prices are for 250Ku, least expensive package, slowest speed grade
IP资源复用与IP Core IP IP Core设计
IP资源复用理念
IP资源复用(IP Reuse)是指在集成电路 设计过程中，通过继承、共享或购买所 需的部分或全部智力产权内核(IP Core)， 进行设计、综合和验证，从而加速流片 设计过程的设计方法 IP Core是一种商品，是可编程逻辑器件 设计工程师价值体现的主要途径
面向二十一世纪的嵌入式系统设计技术
第六章：基于 第六章：基于FPGA的嵌入式系统设计 的嵌入式系统设计 －System On a Programmable Chip
徐 欣
副教授
嵌入式系统开放研究小组
主要内容
FPGA技术发展趋势综述 IP资源复用与IP Core设计 MicroBlaze软处理器IP Core MicroBlaze IP Core介绍 SOPC基本特征与设计实现 基于Internet可重构逻辑技术（IRL ）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第6章DSP Builder系统设计工具6.1 DSP Builder安装6.2 嵌入式DSP设计流程6.3 DSP Builder设计过程思考题6.1 DSP Builder安装6.1.1 软件要求使用DSP Builder创建HDL设计需要有下面的软件支持：·Matlab6.1或6.5版本；·Simulink4.1或5.0版本；·Quartus Ⅱ2.0以上版本；·Synplify7.2以上版本或LeonardoSpectrum2002c以上版本(综合工具)；ModelSim5.5以上版本(仿真工具)。
6.1.2 DSP Builder软件的安装在Windows 98/NT/2000操作系统上安装DSP Builder，其操作步骤如下：(1) 关闭以下应用软件：Quartus Ⅱ、MAX+PLUS Ⅱ、LeonardoSpectrum、Synplify、Matlab和Simulink以及ModelSim。
(2) 找到软件所在目录，双击DSPBuilder-v2.1.3.exe文件。
(3) 在出现的安装向导中，根据提示操作即可完成DSP Builder的安装。
如果在安装DSP Builder之前还没有安装Matlab软件，则在DSP Builder安装向导的最后将弹出如图6.1所示的对话框。
图6.1 DSP Builder无法定位Matlab软件信息对话框完成DSP Builder安装之后，依据下面的操作步骤在Matlab软件中查看DSP Builder的库：(1) 启动Matlab软件。
(2) 点击Matlab工具条上的Simulink快捷按钮，或在Matlab命令窗口输入Simulink命令，打开Simulink Library Browser界面，如图6.2所示。
(3) 在Simulink Library Browser界面中打开Altera DSP Builder文件夹。
Simulink快捷按钮Altera DSPBuilder文件夹图6.2 在Matlab中查看DSP Builder库DSP Builder安装程序在磁盘上的目录结构如图6.3所示。
DSP Builder安装目录AltLib包括DSP Builder文件以及在Simulink中执行MegaCore向导所需的包含文件DesignExamples包括大量的DSP Builder设计实例文件doc包括DSP Builder用户向导文档以及在Matlab软件中显示的DSP Builder模块在线帮助文MegaCoreLib包括DSP Builder可以使用的MegaCore函数文件MegaCoreSimLib包括MegaCore函数以及参数化模块库(LPM)函数所用的仿真文件图6.3 DSP Builder安装目录结构6.1.3 授权文件的安装在使用DSP Builder之前，必须得到Altera的授权文件。
如果没有安装DSP Builder的授权文件，用户只能用DSP Builder模块建立Simulink模型，但不能生成硬件描述语言(HDL)文件或Tcl脚本文件。
注意：在安装DSP Builder授权之前，必须已经安装了授权的Quartus Ⅱ软件。
1．授权文件安装得到DSP Builder授权文件后，可以直接将授权文件的内容粘贴到Quartus Ⅱ授权文件(license.dat)中，或在Quartus Ⅱ软件中单独指定DSP Builder授权文件。
方法一：粘贴授权内容到QuartusⅡ授权文件中，其操作步骤如下：(1) 关闭运行的下列应用软件：Quartus Ⅱ、MAX+PLUSⅡ、LeonardoSpectrum、Synplify、Matlab和Simulink以及ModelSim。
(2) 在文本编辑器中打开DSP Builder授权文件，其中包含FEATURE行。
(3) 在文本编辑器中打开Quartus Ⅱ授权文件license.dat。
(4) 从DSP Builder授权文件中拷贝FEATURE行内容并粘贴到Quartus Ⅱ授权文件中。
(5) 保存Quartus Ⅱ授权文件。
更新后的Quartus Ⅱ授权文件如图6.4所示。
方法二：在Quartus Ⅱ软件中指定DSP Builder授权文件，其操作步骤如下：(1) 将DSP Builder的授权文件以一个不同的文件名单独保存，如dsp_builder_license.dat。
(2) 启动Quartus Ⅱ软件。
(3) 选择Tools→License Setup命令，弹出Options对话框的License Setup页面。
(4) 在License File栏中，在已经存在的Quartus Ⅱ授权文件后面加一个分号“；”，在分号后面输入DSP Builder授权文件所在的目录及文件名。
(5) 点击OK按钮保存设置。
DSP Builder授权代码图6.4 在QuartusⅡ授权文件中粘贴DSP Builder授权代码2．授权有效性检查安装好DSP Builder授权文件以后，可以在Matlab 软件中验证授权的功能是否有效。
1) 单机版授权在Matlab命令窗口输入下面的命令：dos ('lmutil lmdiag C4D5_512A')如果授权文件安装正确，则该命令产生的DSP Builder授权状态输出如图6.5所示。
图6.5 单机版DSP Builder授权状态输出2) 网络版授权如果在授权文件中存在SERVER，在Matlab命令窗口输入下面的命令：dos ('lmutil lmstat-a')如果网络版授权文件安装正确，则该命令产生的DSP Builder授权状态输出如图6.6所示。
图6.6 网络版DSP Builder授权状态输出6.2 嵌入式DSP设计流程6.2.1 DSP设计流程Altera DSP设计流程提供了系统级综合，并且为DSP系统的软、硬件分离设计提供了灵活性。
另外，Altera支持基于硬件描述语言(HDL)和基于C/C++的设计流程。
Altera的整套开发工具提供了完整的设计平台，包括DSP Builder、SOPC Builder和Quartus Ⅱ软件，允许用户在系统设计中提高性能，并获得软、硬件综合设计的灵活性。
图6.7给出了Altera DSP设计的总体流程图。
可选硬件系统级设计硬件设计软硬件加速设计图6.7 Altera DSP 设计总体流程图6.2.2 DSP Builder设计流程DSP设计者可以使用DSP Builder和Quartus Ⅱ软件单独进行硬件设计。
DSP Builder提供了一个无缝链接的设计流程，允许设计者在Matlab软件中完成算法设计，在Simulink 软件中完成系统集成，然后通过SignalCompiler模块生成在Quartus Ⅱ软件中可以使用的硬件描述语言文件。
使用DSP Builder工具，设计者可以生成寄存器传输级(RTL)设计，并且在Simulink中自动生成RTL测试文件。
这些文件是已经被优化的预验证RTL输出文件，可以直接用于Altera Quartus Ⅱ软件中进行时序仿真比较。
这种开发流程对于没有丰富可编程逻辑设计软件开发经验的设计者来说非常直观、易学。
DSP Builder具备一个友好的开发环境，它可以通过帮助设计师创建一个DSP设计的硬件表示来缩短DSP开发的周期。
现有的Matlab功能和Simulink块与Altera的DSP Builder块和Altera的知识产权(IP)MegaCore功能块组合在一起，从而把系统级的设计和DSP算法的实现连接在一起。
DSP Builder允许系统、算法和硬件设计共享一个通用的开发平台。
在DSP Builder中，设计者可以使用DSP Builder中的块来为Simulink中的系统模型创建一个硬件。
DSP Builder中包含了按位和按周期精确的Simulink块，这些块覆盖了最基本的操作，例如运算和存储功能。
通过使用MageCore功能，复杂的功能也可以被集成进来。
MegaCore功能支持Altera的IP评估特性，用户在购买授权之前可以进行功能和时序上的验证。
(1) OpenCore使工程师能够不用任何花费在Quartus Ⅱ软件中测试IP核，但不能生成器件的编程文件，从而无法在硬件上测试IP核。
(2) OpenCore Plus是增强的OpenCore，可以支持免费在硬件上对IP进行评估。
这个特性允许用户为包含了Altera MageCore功能的设计产生一个有时间限制的编程文件。
通过这个文件，设计者可以在购买授权许可之前就在板级对MegaCore功能进行验证。
DSP Builder的SignalCompiler块读入Simulink模型文件(.mdl)，该模型文件是用DSP Builder和MegaCore块生成的，然后生成VHDL文件和Tcl脚本文件，用于综合、硬件的实现以及仿真。
图6.8所示为DSP Builder的设计流程。
验证硬件ProgrammerObject File(.pof)Quartus ⅡVHDLSimulatorATOMNetlistSynthesisModelSim Quartus ⅡATOM NetlistSynthesis (Quartus ,ⅡLeonardoSpectrum,or Synplify 在Simulink 中自动完成SignalCompiler 在Simulink外手动完成硬件设计系统级设计MatlabSimulinkIP 图6.8 DSP Builder 的设计流程6.3 DSP Builder设计过程6.3.1 创建Simulink设计模型1．创建新模型创建新模型的步骤如下：(1) 启动Matlab软件。
(2) 点击Matlab工具条上的Simulink快捷按钮，或在Matlab命令窗口输入Simulink命令，打开Simulink Library Browser界面，如图6.2所示。
(3) 选择File→New→Model命令，建立一个新的模型文件。
(4) 选择File→Save命令，保存文件到指定文件夹中，在文件名栏中输入Singen.mdl。
2．加入SignalCompiler模块(1) 在Simulink Library Browser界面中，打开Altera DSP Builder文件夹。
(2) 在Altera DSP Builder文件夹中选择AltLab库。
(3) 拖动SignalCompiler模块到新建的模型文件中。
(4) 用鼠标左键双击SignalCompiler模块，在弹出的对话框中点击Analyze按钮，弹出Signal Compiler Version 2.1.3对话框，如图6.9所示。