时序逻辑电路 与同步异步二进制计数器 54页PPT文档
合集下载
数字电子技术基础全套ppt课件
输出方程
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
数字电子技术基础第五章时序逻辑电路PPT课件
减小功耗
优化电路结构，降低电路的 功耗，减少能源浪费。
提高可靠性
通过优化设计，提高电路的 可靠性和稳定性，降低故障 发生的概率。
提高性能
优化电路结构，提高电路的 响应速度和性能，满足设计 要求。
05 时序逻辑电路的实现技术
基于中小规模集成电路的时序逻辑电路实现技术
概述
中小规模集成电路是将多个晶体管集成在一块芯片上，实现时序逻辑功能。
冒险现象
由于竞争现象的存在，时序逻辑电路 的输出可能会产生短暂的不确定状态， 这种现象称为冒险现象。
04 时序逻辑电路的设计方法
同步时序逻辑电路的设计方法
建立原始状态图
根据设计要求，确定系统的输入和输出变量，并使用状 态图表示系统的状态转换关系。
逻辑方程组
根据状态图和状态编码，列出逻辑方程组，包括状态转 移方程、输出方程和时钟方程。
分类
根据触发器的不同，时序逻辑电 路可分为同步时序电路和异步时 序电路；根据电路结构，可分为 摩尔型和米立型。
时序逻辑电路的功能与特点
功能
实现数据的存储、记忆、计数、分频 等功能。
特点
具有记忆功能、输出状态不仅与当前 输入有关还与之前状态有关、具有时 钟信号控制等。
时序逻辑电路的应用场景
01
02
数字电子技术基础第五章时序逻辑 电路ppt课件
目 录
• 时序逻辑电路概述 • 时序逻辑电路的基本电路的实现技术 • 时序逻辑电路的应用实例
01 时序逻辑电路概述
时序逻辑电路的定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与之前的输入状态 有关。
03
数字钟
利用时序逻辑电路实现时 间的计数和显示。
数字电子技术第五章 时序逻辑电路ppt课件
2. 集成同步二进制计数器
常用的集成同步二进制加计数器有74LS161、 74LS163等。74LS161的实物图、引脚排列和逻辑 符号如图5.4所示。
ቤተ መጻሕፍቲ ባይዱ
（a） 实物图
（b） 引脚排列
（c） 逻辑符号
图5.4 集成同步二进制计数器74LS161
74、L1S01脚61C的T1T6是个计引数脚器中的：工1脚作状为态异控步制清端C R零；端，9脚 是置数控制端，L D7脚CTP
（a） 实物图
（b〕引脚排列
（c） 逻辑符号
图5.7 集成同步十进制可逆计数器74LS192
74LS192的功能表如表5.7所示。
表5.7
74LS192的功能表
输入
输出
CR L D
C PU C PD D 3 D 2
D1 D 0
Q3
Q2
Q1
Q0
1 ××××××× 0 0 0 0
0
0
××
d3
d2
d1
d0
1
出
说明
清零 置9 二进制计数
五进制计数
8421码十进制 计数
5421码十进制 计数
由表5.6可知，74LS90具有如下功能。
① 2脚R0A、3脚R0B接高电平“1〞时，计数器被清零，高电 平电压最小值为2V。正常使用时，两个引脚中至少有1个 应接低电平“0”，低电平电压最大值为0.8V。
② 6脚S9A、7脚S9B接高电平“1〞时，计数器置数为9。正常 计数时，两个引脚中至少有1个应接低电平“0”。
d3
d2
d1
d0
0 1 1 1 ××××
保持
0 1 ↑ 1 ××××
加计数
时序逻辑电路PPT课件
时序逻辑电路可以分为同步时序 逻辑电路和异步时序逻辑电路， 其中同步时序逻辑电路是最常用 的类型。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
数字电子技术时序逻辑电路PPT
CP0 CP0 CP1 CP3 Q0 CP2 Q1
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n 1
Q1Q2
画时序图： 该电路能够自启动。
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
Q3n（Q0
下降沿动作）
列状态转换表：
画状态转换图：
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。
2n-1 M 2n
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程 和输出方程。 确定触发器类型后，可根据实际的状态转换图求出电路的状 态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
1.同步计数器 1)同步二进制计数器
时序逻辑电路讲解ppt
Q JQ C KQ
CP
J K AQn AQn ，A与Qn是异或关系
A与Qn相同时， J K 0 Qn1 Qn 具有保持原状态功能
A与Qn不同时，J K 1 Qn1 Qn 具有计数功能
时序逻辑电路
特点:
在数字电路中,凡就是任一时刻得稳定输出不仅决定 于该时刻得输入,而且还与电路原来得状态有关者,都 叫做时序逻辑电路,简称时序电路。
3、动作特点: 在CP=1得全部时间里,输入信号 得变化都对主触发器起控 制作用,所以当CP下降沿到达时从触发器得状态不仅仅由 此时刻输入信号得状态决定,还必须考虑整个CP=1期间输 入信号得变化过程。
三、 主从RS、JK触发器
主从RS触发器 的图形符号
S
1S
Q
CP C1
R
1R
Q
主从JK触发器 的图形符号
4. 根据状态转换情况总结电路功能。
例:时序电路见下图, FF1～FF3为主从JK触发器、下降沿动作。 分析其逻辑功能。输入端悬空时等同逻辑1。
1J
Q1
C1
1K
Q1 &
FF1
1J
Q2
C1
1K
Q2
FF2
& 1J Q3 &
1
Y
C1
1K
Q3
FF3 CP
J1 Q2 • Q3
K1 1
1、驱动方程 J2 Q1
RD
0–t1： RD=0、 SD=1
Q=1、Q=0
SD t1 t2 t3 t4 t5 t
t1–t2： RD= SD=0
保持Q=1、Q=0
t2 –t3： RD=1、 SD=0
Q
t
Q=0、Q=1
时序逻辑电路课件
E
控制单元
Clk
B[0]
Init Add Done Cnt Shr
Init: DX, BY, T0 , A0, C0
Cnt: TT-1
Add: {C, A}A+D
Shr: {C, A, B}{C, A, B}>>1ZLeabharlann , C0时序逻辑电路
10
乘法器控制单元
• 状态图
Start Reset
Reset
S0
• 寄存器组
• 8个8位寄存器，记为 R0~R7
• ALU为前例
• MEM为存储器
• DI/DO: 输入/输出数据 • MA: 地址 • MW: 写使能
R0 R1-R2
8
3
DA D
WE Register
3
3
AA File BA
A
B
8 8
K
8
01
MUX
MB
8
4
X
Y
ALU
SF H
DI MA MW
MEM
Reset
S0
Done
!Start
Start/Init
S1
Cnt
!B[0]
B[0]/Add
S2
E
Shr
!E
时序逻辑电路
17
乘法器仿真波形
时序逻辑电路
18
寄存器传送
• 寄存器之间传输数据 • 每个寄存器的数据输入
处配置多路数据选择器 (MUX) • 每个寄存器的输出数据 连接到所有MUX • 灵活实现多个数据同时 传送
S2
else next_state = S0;
E
Shr
时序逻辑电路 与同步异步二进制计数器 54页PPT文档
问题：如果计数器的计数速度高，人眼则无法 辨认显示的字符。
措施：在计数器和译码器之间加入锁存器，就 可控制数据显示的时间。
若锁存信图号5-9C＝2位10时数，据显计数示数据锁器被存的锁器输存，出数译据码可显通示过电
锁路0存稳4.08.器定2019到 显达 示译 锁码 存显 的示数电据路。；
22
2．序列脉冲信号发生器
04.08.2019
31
（1）JK触发器构成的3位异步二进制加法计数器 （用CP脉冲下降沿触发）
① 电路组成
仿真
图5-12 3位异步二进制加法计数器
② 工作原理
04.08.2019
32
③ 计数器的状态转换表
表5-5 3位二进制加法计数器状态转换表
04.08.2019
33
④ 时序图
图5-13 3位二进制加法计数器的时序图
期4MQ同位3循1时经M序序如环Q非0列=列3产10作门1脉脉11生，为接0冲冲1的为DO1信信1一SU右0R号号T1，组1移。。1是二0方…在进式，同制，每步信隔脉号4冲。位的重作复用一下次，11按10一，定称周为 序列脉冲信号广泛用于数字设备测试、通信和遥
控中的首识先别令信CR号＝或0基，准输信出号等。 端全为零，则DSR为1；
同步计数器：计数脉冲同时加到所有触发器的时
钟信号输入端，使应翻转的触发器同时翻转的计数器，
称0作4.08.同2019步计数器。
29
5.2.1 异步二进制计数器
异步计数器的计数脉冲没有加到所有触发器的CP 端。
当计数脉冲到来时，各触发器的翻转时刻不同。 分析时，要特别注意各触发器翻转所对应的有效时钟 条件。
图5-3 8D型锁存器74LS373
04.08.2019
措施：在计数器和译码器之间加入锁存器，就 可控制数据显示的时间。
若锁存信图号5-9C＝2位10时数，据显计数示数据锁器被存的锁器输存，出数译据码可显通示过电
锁路0存稳4.08.器定2019到 显达 示译 锁码 存显 的示数电据路。；
22
2．序列脉冲信号发生器
04.08.2019
31
（1）JK触发器构成的3位异步二进制加法计数器 （用CP脉冲下降沿触发）
① 电路组成
仿真
图5-12 3位异步二进制加法计数器
② 工作原理
04.08.2019
32
③ 计数器的状态转换表
表5-5 3位二进制加法计数器状态转换表
04.08.2019
33
④ 时序图
图5-13 3位二进制加法计数器的时序图
期4MQ同位3循1时经M序序如环Q非0列=列3产10作门1脉脉11生，为接0冲冲1的为DO1信信1一SU右0R号号T1，组1移。。1是二0方…在进式，同制，每步信隔脉号4冲。位的重作复用一下次，11按10一，定称周为 序列脉冲信号广泛用于数字设备测试、通信和遥
控中的首识先别令信CR号＝或0基，准输信出号等。 端全为零，则DSR为1；
同步计数器：计数脉冲同时加到所有触发器的时
钟信号输入端，使应翻转的触发器同时翻转的计数器，
称0作4.08.同2019步计数器。
29
5.2.1 异步二进制计数器
异步计数器的计数脉冲没有加到所有触发器的CP 端。
当计数脉冲到来时，各触发器的翻转时刻不同。 分析时，要特别注意各触发器翻转所对应的有效时钟 条件。
图5-3 8D型锁存器74LS373
04.08.2019
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
信号）。
工②作当过CP程=1：时，D数据输入不影响图电5-2路的锁存状器态，电 路锁①定当原CP来=的0时数，据Q。=D，电路接收输入数据；
即即当当使使能能信信号号结到束来后（（不锁锁存存）数，据数）据时被，锁输住出，端输的出
信状号态保随持输不入变信。号变化；
04.08.2019
9
（2）集成数码锁存器74LS373
本章内容提要：
时序逻辑电路基本概念、时序逻辑电路的一般分 析方法；
异步计数器、同步计数器、寄存器与移位寄存器 的基本工作原理；
重点介绍几种中规模集成器件及其应用、介绍基
于功能块分析中规模时序逻辑电路的方法。
04.08.2019
4
5.1 寄存器
1. 寄存器通常分为两大类：
数码寄存器：存储二进制数码、运算结果或指令等 信息的电路。
结束
第5章 时序逻辑电路 放映
5.1 寄存器
5.1.1 数码寄存器 5.1.2 移位寄存器 5.1.3 寄存器的应用实例
04.08.2019
1
复习
触发器按触发方式分类？各自特点？ 触发器按逻辑功能分类？各自功能表？
04.08.2019
2
第5章 时序逻辑电路
定义：时序逻辑电路在任何时刻的输出不仅取决 于该时刻的输入，而且还取决于电路的原来状态。
0010
7
0
0001
8
04.08.2019
0
0000
14
④ 时序图
04.08.2019
并行图输5-出5 4位右移位寄存器时序图 串行输1出5
（2）左移位寄存器
串行 输入
仿真
图5-6 4位左移位寄存器
04.08.2019
异步 清零
16
② 工作过程（仿真运行图5－6电路。 ）
将数码1011左移串行输入给寄存器。在接收数码 前清零。
18
2．集成双向移位寄存器
在单向移位寄存器的基础上，增加由门电路组 成的控制电路实现 。
74LS194为四位双向移位寄存器。与74LS194的 逻辑功能和外引脚排列都兼容的芯片有CC40194、 CC4022和74198等。
图5-8 双向移位寄存器74LS194
04.08.2019
（a）外引脚图 （b）逻辑符号
移位寄存器：不但可存放数码，而且在移位脉冲作 用下，寄存器中的数码可根据需要向左或向右移位。
2. 组成：触发器和门电路。 一个触发器能存放一位二进制数码； N个触发器可以存放N位二进制数码。
04.08.2019
5
3. 寄存器应用举例：
(1) 运算中存贮数码、运算结果。 (2) 计算机的CPU由运算器、控制器、译码器、寄 存器组成，其中就有数据寄存器、指令寄存器、一般 寄存器。
单拍工作方式：不需清除原有数据，只要CP↑一 到达，新的数据就会存入。
常用4D型触发器74LS175、6D型触发器74LS174、 8D型触发器74LS374或MSI器件等实现。
04.08.2019
8
2．由D型锁存器构成的数码寄存器 （1）锁存器的工作原理
送数脉冲CP为锁存 控制信号输入端， 即使能信号（电平
电路构成： 存储电路（主要是触发器，必不可少） 组合逻辑电路（可选）。 时序逻辑电路的状态是由存储电路来记忆和表示 的。
时序逻辑电路的结构框图
按各触发器接受时钟信号的不同分类：
同步时序电路：各触发器状态的变化都在同一时 钟信号作用下同时发生。
异步时序电路：各触发器状态的变化不是同步发 生的，可能有一部分电路有公共的时钟信号，也可能 完全没有公共的时钟信号。
③ 状将态数表码1101右移串行输入给寄存器（串行输入是 指逐位依次输入）。
在接收数码表前5-2，从4位输右入移端位输寄入存器一状个态负表脉冲把各触
发器置为0状态（称为清零）。
CP顺序
输 入DSR
输出 Q0 Q1 Q2 Q3
0
1
0000
1
1
1000
2
0
1100
3
1
0110
4
0
1011
5
0
0101
6
0
19
表5-4 74LS194功能表
结论：清零功能最优先（异步方式）。 计数、移位、并行输入都需CP的↑到来（同步方式）
04.08.2019
20
工作方式控制端
M1 M0
功能
M1M0区分四种功能。
00
01
保持 右移
10
左移
04.08.2019
1 1 并行置数 21
5.1.3 寄存器的应用实例
1．数数据据显显示示锁锁存存器器； 数显示值序构数在。通列成码许常脉的计多以串冲数设84／信器备21并号…中B与发…C常D并生需码／器要计串；显数转示，换计并；数以器七的段计数数码值显，示计器
在数字电路系统中，由于运算（如二进制的乘 除法）的需要，常常要求实现移位功能。
04.08.2019
12
1．单向移位寄存器 单向移位寄存器，是指仅具有左移功能或右移功能的移位寄存ຫໍສະໝຸດ 。 （1）右移位寄存器 ① 电路组成
串行输入
仿真
04.08.2019
图5-4 4位右移位寄存器
同步时序 逻辑电路
13
② 工作过程（仿真运行图5－4电路。 ）
4. 寄存器与存储器有何区别?
寄存器内存放的数码经常变更，要求存取速度快， 一般无法存放大量数据。（类似于宾馆的贵重物品寄 存、超级市场的存包处。）
存储器存放大量的数据，因此最重要的要求是存 储容量。（类似于仓库）
04.08.2019
6
5.1.1 数码寄存器
1．数由码D触寄发存器器构具成有的接数收码、寄存存放器、输出和清除数码的 功（能1）。电路组成
图5-3 8D型锁存器74LS373
04.08.2019
(a) 外引脚图 (b) 逻辑符号
10
表5-1 8D型锁存器74LS373功能表
04.08.2019
11
5.1.2 移位寄存器
移位寄存器除了具有存储数码的功能外，还具 有移位功能。
移位功能：寄存器中所存数据，可以在移位脉冲 作用下逐位左移或右移。
在接收指令（在计算机中称为写指令）控制下， 将指数令CP）据：控送接制入收下寄脉，存将器数存据放由；寄需存要器时输可出在。输出指令输（出读端出
冲（控制信 仿真 号输入端)
图5-1 单拍工作方式的数码寄存器
04.08.2019
数码输 入端7
（2）工作原理
当CP↑时，触发器更新状态， Q3Q2Q1Q0=D3D2D1D0，即接收输入数码并保存。
③ 状态表 表5-3 4位左移位寄存器状态表
CP顺序 0
输 入DSR 1
输出 Q0 Q1 Q2 Q3
0000
1
0
0001
2
1
0010
3
1
0101
4
0
1011
5
0
0110
6
0
1100
7
0
1000
04.08.2019
8
0
0000
17
④ 时序图。
并行图输5-出7 4位左移位寄存器串时行序输图出
04.08.2019
工②作当过CP程=1：时，D数据输入不影响图电5-2路的锁存状器态，电 路锁①定当原CP来=的0时数，据Q。=D，电路接收输入数据；
即即当当使使能能信信号号结到束来后（（不锁锁存存）数，据数）据时被，锁输住出，端输的出
信状号态保随持输不入变信。号变化；
04.08.2019
9
（2）集成数码锁存器74LS373
本章内容提要：
时序逻辑电路基本概念、时序逻辑电路的一般分 析方法；
异步计数器、同步计数器、寄存器与移位寄存器 的基本工作原理；
重点介绍几种中规模集成器件及其应用、介绍基
于功能块分析中规模时序逻辑电路的方法。
04.08.2019
4
5.1 寄存器
1. 寄存器通常分为两大类：
数码寄存器：存储二进制数码、运算结果或指令等 信息的电路。
结束
第5章 时序逻辑电路 放映
5.1 寄存器
5.1.1 数码寄存器 5.1.2 移位寄存器 5.1.3 寄存器的应用实例
04.08.2019
1
复习
触发器按触发方式分类？各自特点？ 触发器按逻辑功能分类？各自功能表？
04.08.2019
2
第5章 时序逻辑电路
定义：时序逻辑电路在任何时刻的输出不仅取决 于该时刻的输入，而且还取决于电路的原来状态。
0010
7
0
0001
8
04.08.2019
0
0000
14
④ 时序图
04.08.2019
并行图输5-出5 4位右移位寄存器时序图 串行输1出5
（2）左移位寄存器
串行 输入
仿真
图5-6 4位左移位寄存器
04.08.2019
异步 清零
16
② 工作过程（仿真运行图5－6电路。 ）
将数码1011左移串行输入给寄存器。在接收数码 前清零。
18
2．集成双向移位寄存器
在单向移位寄存器的基础上，增加由门电路组 成的控制电路实现 。
74LS194为四位双向移位寄存器。与74LS194的 逻辑功能和外引脚排列都兼容的芯片有CC40194、 CC4022和74198等。
图5-8 双向移位寄存器74LS194
04.08.2019
（a）外引脚图 （b）逻辑符号
移位寄存器：不但可存放数码，而且在移位脉冲作 用下，寄存器中的数码可根据需要向左或向右移位。
2. 组成：触发器和门电路。 一个触发器能存放一位二进制数码； N个触发器可以存放N位二进制数码。
04.08.2019
5
3. 寄存器应用举例：
(1) 运算中存贮数码、运算结果。 (2) 计算机的CPU由运算器、控制器、译码器、寄 存器组成，其中就有数据寄存器、指令寄存器、一般 寄存器。
单拍工作方式：不需清除原有数据，只要CP↑一 到达，新的数据就会存入。
常用4D型触发器74LS175、6D型触发器74LS174、 8D型触发器74LS374或MSI器件等实现。
04.08.2019
8
2．由D型锁存器构成的数码寄存器 （1）锁存器的工作原理
送数脉冲CP为锁存 控制信号输入端， 即使能信号（电平
电路构成： 存储电路（主要是触发器，必不可少） 组合逻辑电路（可选）。 时序逻辑电路的状态是由存储电路来记忆和表示 的。
时序逻辑电路的结构框图
按各触发器接受时钟信号的不同分类：
同步时序电路：各触发器状态的变化都在同一时 钟信号作用下同时发生。
异步时序电路：各触发器状态的变化不是同步发 生的，可能有一部分电路有公共的时钟信号，也可能 完全没有公共的时钟信号。
③ 状将态数表码1101右移串行输入给寄存器（串行输入是 指逐位依次输入）。
在接收数码表前5-2，从4位输右入移端位输寄入存器一状个态负表脉冲把各触
发器置为0状态（称为清零）。
CP顺序
输 入DSR
输出 Q0 Q1 Q2 Q3
0
1
0000
1
1
1000
2
0
1100
3
1
0110
4
0
1011
5
0
0101
6
0
19
表5-4 74LS194功能表
结论：清零功能最优先（异步方式）。 计数、移位、并行输入都需CP的↑到来（同步方式）
04.08.2019
20
工作方式控制端
M1 M0
功能
M1M0区分四种功能。
00
01
保持 右移
10
左移
04.08.2019
1 1 并行置数 21
5.1.3 寄存器的应用实例
1．数数据据显显示示锁锁存存器器； 数显示值序构数在。通列成码许常脉的计多以串冲数设84／信器备21并号…中B与发…C常D并生需码／器要计串；显数转示，换计并；数以器七的段计数数码值显，示计器
在数字电路系统中，由于运算（如二进制的乘 除法）的需要，常常要求实现移位功能。
04.08.2019
12
1．单向移位寄存器 单向移位寄存器，是指仅具有左移功能或右移功能的移位寄存ຫໍສະໝຸດ 。 （1）右移位寄存器 ① 电路组成
串行输入
仿真
04.08.2019
图5-4 4位右移位寄存器
同步时序 逻辑电路
13
② 工作过程（仿真运行图5－4电路。 ）
4. 寄存器与存储器有何区别?
寄存器内存放的数码经常变更，要求存取速度快， 一般无法存放大量数据。（类似于宾馆的贵重物品寄 存、超级市场的存包处。）
存储器存放大量的数据，因此最重要的要求是存 储容量。（类似于仓库）
04.08.2019
6
5.1.1 数码寄存器
1．数由码D触寄发存器器构具成有的接数收码、寄存存放器、输出和清除数码的 功（能1）。电路组成
图5-3 8D型锁存器74LS373
04.08.2019
(a) 外引脚图 (b) 逻辑符号
10
表5-1 8D型锁存器74LS373功能表
04.08.2019
11
5.1.2 移位寄存器
移位寄存器除了具有存储数码的功能外，还具 有移位功能。
移位功能：寄存器中所存数据，可以在移位脉冲 作用下逐位左移或右移。
在接收指令（在计算机中称为写指令）控制下， 将指数令CP）据：控送接制入收下寄脉，存将器数存据放由；寄需存要器时输可出在。输出指令输（出读端出
冲（控制信 仿真 号输入端)
图5-1 单拍工作方式的数码寄存器
04.08.2019
数码输 入端7
（2）工作原理
当CP↑时，触发器更新状态， Q3Q2Q1Q0=D3D2D1D0，即接收输入数码并保存。
③ 状态表 表5-3 4位左移位寄存器状态表
CP顺序 0
输 入DSR 1
输出 Q0 Q1 Q2 Q3
0000
1
0
0001
2
1
0010
3
1
0101
4
0
1011
5
0
0110
6
0
1100
7
0
1000
04.08.2019
8
0
0000
17
④ 时序图。
并行图输5-出7 4位左移位寄存器串时行序输图出
04.08.2019