ch5 存储器与IO接口原理
合集下载
微机原理CH5 IO接口电路的设计(ok)
键盘、鼠标、扫描仪是常用的输入设备；磁盘、 显示器、打印机、绘图仪是常用的输出设备。这些设 备统称为计算机的外部设备，简称外设或者是I/O设 备。计算机和外设之间的信息的交换称为通信。
2
第五章
由于外部设备的种类繁多，它们对所传输的信 息的要求也各不相同，这样就给计算机与外设之间 的信息交换带来了一些问题。 （1）速度不匹配 CPU的速度很高，而外设速度要低的多，一个快 速的设备和一个慢速的设备通信时应该要适应慢速 设备的要求，所以会降低CPU的工作效率。 （2）信号电平不匹配 CPU所使用的电平标准TTL电平，5V高电平表示1 ，0V低电平表示0；而外设的电平标准较复杂，不同 的外设有不同的电平标准。
3
第五章
（3）信号格式不匹配 CPU总线上传送的通常是8、16、32位的并行数 据，而各种外设使用的信息格式各不相同。 （4）时序不匹配 各种外设都有自己的定时和控制逻辑，与计算 机CPU时序不一致。 因此输入输出设备不能直接与计算机的系统总 线相连，必须在CPU与外设之间设置专门接口电路。
4
第五章
7
第五章
1、74LS244 8路单向数据总线缓冲器。
8
第五章
功能： 功能：内部包含了8个三态缓冲单元，分为两组， 每组4个单元，由两个控制信号进行控制。当1G 为 低电平时，输入端1A1~1A4的输入信号可以到达输出 端1Y1~1Y4；当 2G 为低电平时，输入端2A1~2A4的输 入信号可以到达输出端2Y1~2Y4；当1G 和 2G 为高电 ~ 平时，输出呈高阻态。此芯片常用来作为外设输入 数据的端口，是一种单向数据缓冲器，数据只能从A 传到Y 。
15
第五章
（3）命令端口(Command Port) 也称为控制端口(Control Port)，它用来存放 CPU向接口发出的各种命令和控制字，以便控制接口 或设备的动作。 CPU通过接口和外设交换数据时，只有输入(IN) 和输出(OUT)两种指令，所以只能把状态信息和命令 信息也都当作数据信息来传送，且将状态信息作为 输入数据，控制信息作为输出数据。
操作系统-ch5
计算机系统中的CPU、存储器、各种I/O设备之间的 联系，都是通过总线来实现的。 总线的性能（衡量指标）： 总线的时钟频率 带宽 传输速率 总线的发展：ISA总线、EIAS总线 VESA总线、PCI总线
16
5.1.4 总线系统
17
ISA和EISA总线
1）ISA(Industry Standard Architecture)总线
常称接口卡。可处理2、4或8个同类设备。
7
设备控制器的基本功能
接受和识别命令 数据交换 标识和报告设备的状态 地址识别 数据缓冲 差错控制
8
设备控制器的组成
由3部分组成，如图所示。
9
设备控制器的组成
设备控制器与处理机的接口 设备控制器与设备的接口 I/O逻辑——用于实现对设备的控制。 处理机利用I/O逻辑向控制器发送I/O命令； I/O逻辑对收到的命令进行译码（包括地 址译码）
27
3．DMA工作过程
1）设置MAR和DC初值 2）启动DMA传送命令 3）挪用存储器周期传送数据字节 4）存储器地址（MAR）增1，字节寄存器DC减1 5）若DC=0，表示传输结束，则进行6）；否则转 3） 6）请求中断
28
5.2.4 I/O通道控制方式
1．I/O通道控制方式的引入
使用DMA方式，CPU每发出一条I/O指令，只能 读（或写）一个连续的数据块。 通道方式是DMA方式的发展。 通道程序是由一系列通道命令（指令）所构成 的。 通道是通过执行通道程序，并与设备控制器共 同实现对I/O设备的控制的。
20
局部总线（Local Bus）
2）PCI（Peripheral Component Interface）总 线
51单片机并行io口工作原理
51单片机并行io口工作原理51单片机是一种常用的嵌入式系统开发平台，具有强大的并行IO 口功能。
本文将介绍并行IO口的工作原理及其在51单片机中的应用。
我们来了解一下什么是并行IO口。
并行IO口是指可以同时进行多个输入输出操作的接口。
在51单片机中，通过并行IO口可以实现与外部设备的数据交互，如控制LED灯、读取按键状态等。
在51单片机中，有两种类型的IO口：通用IO口和特殊功能IO口。
通用IO口可以进行输入输出操作，而特殊功能IO口则有特定的功能，如串口通信、定时器等。
并行IO口的工作原理是通过对寄存器的写入和读取来控制IO口的状态。
在51单片机中，有4个8位寄存器，分别是P0、P1、P2、P3。
P0口的每一位对应一个IO口，P1、P2、P3口则是通过外部扩展芯片来实现更多的IO口。
通过向寄存器中写入数据，可以控制IO口的输出状态。
例如，向P0寄存器写入0x55，即二进制01010101，可以控制P0口的1、3、5、7位输出高电平，2、4、6、8位输出低电平。
通过读取寄存器中的数据，可以获取IO口当前的输入状态。
例如，读取P1寄存器的值，可以获取P1口每一位的输入状态。
在51单片机中，可以通过对寄存器的位操作来实现对单个IO口的控制。
例如，通过设置P2口的某一位为1，可以将对应的IO口设置为输出模式；通过设置P2口的某一位为0，可以将对应的IO口设置为输入模式。
通过对寄存器的位操作，可以实现对多个IO口的同时控制。
除了通过编程对寄存器进行操作外，51单片机还提供了一些特殊功能IO口，可以直接使用这些IO口来实现一些常见的功能。
例如，P3.0和P3.1口可以作为外部中断输入口，P3.3和P3.4口可以作为定时器输入口，P3.5和P3.6口可以作为串口通信口。
在实际应用中，我们可以根据需要将不同的外部设备连接到51单片机的IO口上，通过对寄存器的编程，控制外部设备的状态。
例如，我们可以将LED灯连接到P0口的某一位上，通过对P0寄存器的位操作，控制LED灯的亮灭；我们也可以将按键连接到P1口的某一位上，通过读取P1寄存器的值，获取按键的状态。
ch5-刘彦文-第2版-嵌入式系统原理及接口技术
在本章，地址总线中的ADDR[26:0]有时也简单
写作A[26:0]。
嵌入式系统原理及接口技术(第2版)
10
教材中表5-5中，当某bank数据总线宽度为8位 时，地址总线中的ADDR0与芯片地址引脚A0连 接，ADDR1与A1连接，依此类推，一一对应连 接。表中当某bank数据总线宽度为16位时，地 址总线中的ADDR0不与存储器芯片连接，而用 ADDR1与芯片地址引脚A0连接。表中当某bank 数据总线宽度为32位时，地址总线中的 ADDR[1:0]不与存储器芯片连接，而用ADDR2 与芯片地址引脚A0连接。
除了bank0，bank7~bank1数据总线的宽度， 可以在特殊功能寄存器中分别设定。另外，特 殊功能寄存器中还可以设定一些其他参数。
嵌入式系统原理及接口技术(第2版)
25
⒈ 存储器控制器13个特殊功能寄存器 13个特殊功能寄存器的名称、地址与Reset值见
教材中表5-9。 ⒉ 数据总线宽度与等待状态控制寄存器
存储控制器有13个特殊功能寄存器，它们中的 一些寄存器，通过设置不同的值，可以允许/禁 止nWAIT；也可以改变ROM/SRAM/SDRAM的总 线读写周期的时间长度等。
另外，虽然特殊功能寄存器不能控制 nXBREQ/nXBACK的定时关系，但是也在这一节 一并给予介绍。
嵌入式系统原理及接口技术(第2版)
嵌入式系统原理及接口技术(第2版)
14
⑵ bank0使用32位数据总线与ROM芯片的连接 图5.3表示bank0与
4片ROM、数据总 线为32位时的连接。
嵌入式系统原理及接口技术(第2版)
15
⒌ bank1~bank7与SRAM芯片的连接 图5.4给出了
使用2片SRAM、 32位数据总线， 连接到bank1 的一个例子。
51单片机io口工作的基本原理
51单片机io口工作的基本原理51单片机是一种广泛应用于嵌入式系统开发的微控制器，其基本原理是通过控制输入/输出（I/O）口的电平状态来实现与外部设备的连接与交互。
单片机的I/O口被称为通用I/O口（General Purpose I/O，GPIO），可以通过设置其输入与输出模式以及控制电平状态来与外部设备进行数据的传输与控制。
在51单片机中，GPIO口可以进行两种模式的设置：输入模式和输出模式。
在输入模式下，GPIO口可以将外部设备的电平状态作为输入信号接收，并将该信号传送至单片机内部进行处理。
在输出模式下，单片机可以通过控制GPIO口的电平状态向外部设备发送数据或控制信号。
当GPIO口设置为输入模式时，单片机内部会初始化一个输入缓冲区，用于存储外部设备传入的电平信号。
当外部设备改变电平状态时，单片机会及时检测到，并将相应的电平状态记录在输入缓冲区中。
通过读取输入缓冲区的数值，单片机可以获取外部设备传入的数据。
这样，单片机就能够实现与外部设备的数据交互。
当GPIO口设置为输出模式时，单片机内部会初始化一个输出缓冲区，用于存储将要发送至外部设备的数据。
根据所需的传输方式，单片机可以通过改变输出缓冲区的数值来控制GPIO口的电平状态。
当输出缓冲区的数值发生改变时，单片机会通过输出电路将该数值转换为相应的电平状态，从而将数据或控制信号送至外部设备。
除了设置输入/输出模式以及控制电平状态之外，单片机还可以对GPIO口进行中断配置以及上下拉电阻的设置。
中断配置可以实现在特定事件发生时自动跳转至相应的中断服务函数，从而实现对外部设备的实时响应。
上下拉电阻则可以提供电平稳定性，防止输入口因为无输入信号而漂移到不确定状态。
综上所述，51单片机的I/O口工作基于设置输入/输出模式以及控制电平状态，通过与外部设备进行电平交互来实现数据的传输与控制。
通过合理配置中断和上下拉电阻，单片机可以实现高效稳定的IO口工作，为嵌入式系统开发提供强大的功能与灵活性。
ch5-5.1IO硬件原理
设备控制器(2)
• 操作系统基本上与控制器打交道， 而非设备本身。 • 多数PC的CPU和控制器之间的通 信采用单总线模型，CPU直接控制 设备控制器进行I/O；而主机则采 用多总线结构和通道方式，以提高 CPU与输入输出的并行程度。
设备控制器(3)
•控制器与设备之间的接口 •控制器的任务 •引入控制器的原因
通道方式(2)
通道(输入输出处理器)(1) • 能完成主存和外围设备间的信息 传送，与CPU并行地执行操作。 通道技术解决了I/O操作的独立 性和各部件工作的并行性。 • 由通道管理和控制I/O操作，减 少了外围设备和CPU的逻辑联系。 把CPU从琐碎的I/O操作中解放 出来。
通道方式(3)
通道(输入输出处理器)(2)
3 DMA方式(1)
• 如果I/O设备能直接与主存 交换数据而不占用CPU， CPU的利用率还可提高， 这就出现了直接存储器存 取DMA方式。
DMA方式(2) DMA方式(2) 方式
DMA至少需要以下逻辑部件 • 主存地址寄存器 • 字计数器 • 数据缓冲寄存器或数据缓冲区 • 设备地址寄存器 • 中断机制和控制逻辑
中断方式(3)
现行程序
启动I/O（读操作）
I/O中断处理程序
CPU读I/O状态
<有错>
无
响应中断
继续执行 第K条指令
第K＋1条指令
启动命令 返回源程 序
I/O控制器工作
I/O设备就绪 发I/O中断
处理
CPU从I/O接 口读一个字 CPU等一个 字到主存
未 <完成> 返回断点
中断方式(4)
• I/O操作直接由CPU控制，每传送 一个字符或字，要发生一次中断， 仍然消耗大量CPU时间。 • 程序中断方式I/O，不必忙式查询 I/O准备情况，CPU和I/O设备可实 现部分并行，与程序查询的串行工 作方式相比，使CPU资源得到较充 分利用。
ch5设备管理111页
操 作 5.1.1 I/O系统 系 5.1.2 I/O控制方式 统 5.1.3设备控制器
3
5.1.1 I/O系统(1)
操
I/O系统：I/O设备及其接口线路、控制部
作 件、通道和管理软件的总称。 系 I/O操作：计算机的主存和外围设备的介 统 质之间的信息传送操作。
4
I/O系统(2)
操 按照I/O操作特性，I/O设备存可储以介划质分上为连输入型设备、输出
输入型外围设备和输出型外围设备一般为字符设备，与主
存进行信息交换的单位是字节。存储型外围设备一般为块
设备。
5
I/O系统(3)
操
存储型外围设备可以划分为顺序存取存储设备
作 和直接存取存储设备。
系 顺序存取存储设备严格依赖信息的物理位置进 统 行定位和读写，如磁带。
直接存取存储设备的重要特性是存取任何一个
计数器等硬件逻辑。
系 DMA设有中断机制和DMA传输控制机制，若出现DMA与 统 CPU同时经总线访问主存，CPU总把总线占有权让给
DMA(称“周期窃用”)，让设备和主存之间交换数据，不 再需要CPU干预，减轻CPU的负担，每次传送数据时，不 必进入中断系统，能进一步提高CPU资源的利用率。
13
作
型设备和存储型外围设备三续类信。息所组成 的一个区域。
按 照 I/O 信 息 交 换 的 单 位 ， I/O 设 备 可 分 为 字 符 设 备
系 (Character Device)和块设备(Block Device)。
统 按设备的共享属性可以将I/O设备分为独占设备、共享设
备和虚拟设备三种类型。
采用通道后的I/O操作过程：
操
CPU在执行主程序时遇到I/O请求，它启动指定
3
5.1.1 I/O系统(1)
操
I/O系统：I/O设备及其接口线路、控制部
作 件、通道和管理软件的总称。 系 I/O操作：计算机的主存和外围设备的介 统 质之间的信息传送操作。
4
I/O系统(2)
操 按照I/O操作特性，I/O设备存可储以介划质分上为连输入型设备、输出
输入型外围设备和输出型外围设备一般为字符设备，与主
存进行信息交换的单位是字节。存储型外围设备一般为块
设备。
5
I/O系统(3)
操
存储型外围设备可以划分为顺序存取存储设备
作 和直接存取存储设备。
系 顺序存取存储设备严格依赖信息的物理位置进 统 行定位和读写，如磁带。
直接存取存储设备的重要特性是存取任何一个
计数器等硬件逻辑。
系 DMA设有中断机制和DMA传输控制机制，若出现DMA与 统 CPU同时经总线访问主存，CPU总把总线占有权让给
DMA(称“周期窃用”)，让设备和主存之间交换数据，不 再需要CPU干预，减轻CPU的负担，每次传送数据时，不 必进入中断系统，能进一步提高CPU资源的利用率。
13
作
型设备和存储型外围设备三续类信。息所组成 的一个区域。
按 照 I/O 信 息 交 换 的 单 位 ， I/O 设 备 可 分 为 字 符 设 备
系 (Character Device)和块设备(Block Device)。
统 按设备的共享属性可以将I/O设备分为独占设备、共享设
备和虚拟设备三种类型。
采用通道后的I/O操作过程：
操
CPU在执行主程序时遇到I/O请求，它启动指定
Ch5 串行接口及应用
其典型系统框图如下图所示。
SPI 传输过程
主/从CPU的SPI数据传输
MSB 主机 LSB
MOSIMOSIM NhomakorabeaB从机
LSB
SPI 8位移位寄存器 MISO SCK SPI时钟发生器 /SS VCC /SS MISO
SPI 8位移位寄存器
SCK
拉低
图8-1 SPI主/从CPU内部连接
特点：在主机控制下，进行双向同步数据交换。
SPI总线技术介绍
• 串行外围设备接口：SPI（serial peripheral interface）总线技术于 CPU与各种外围器件进行全双工、同步串行通讯。SPI可以同时发出 和接收串行数据。 • 四条线通讯：串行时钟线（CSK）、主机输入/从机输出数据线 （MISO）、主机输出/从机输入数据线（MOSI）、低电平有效从机 选择线 。 • 数据传输过程：当SPI工作时，在移位寄存器中的数据逐位从输出引 脚（MOSI）输出（高位在前），同时从输入引脚（MISO）接收的 数据逐位移到移位寄存器（高位在前）。发送一个字节后，从另一个 外围器件接收的字节数据进入移位寄存器中。主SPI的时钟信号 （SCK）使传输同步。
程序范例
• lcd[3]=(uchar)(y/10000%10); • lcd[4]=(uchar)(y/1000%10); • lcd[5]=(uchar)(y/100%10); • lcd[6]=(uchar)(y/10%10); • lcd[7]=(uchar)(y%10); • for (j=0;j<8;j++) • {if(n==j) lcd[j]=lcd[j]+0x80; • spi_xie(j+1,lcd[j]); • } • }
SPI 传输过程
主/从CPU的SPI数据传输
MSB 主机 LSB
MOSIMOSIM NhomakorabeaB从机
LSB
SPI 8位移位寄存器 MISO SCK SPI时钟发生器 /SS VCC /SS MISO
SPI 8位移位寄存器
SCK
拉低
图8-1 SPI主/从CPU内部连接
特点：在主机控制下，进行双向同步数据交换。
SPI总线技术介绍
• 串行外围设备接口：SPI（serial peripheral interface）总线技术于 CPU与各种外围器件进行全双工、同步串行通讯。SPI可以同时发出 和接收串行数据。 • 四条线通讯：串行时钟线（CSK）、主机输入/从机输出数据线 （MISO）、主机输出/从机输入数据线（MOSI）、低电平有效从机 选择线 。 • 数据传输过程：当SPI工作时，在移位寄存器中的数据逐位从输出引 脚（MOSI）输出（高位在前），同时从输入引脚（MISO）接收的 数据逐位移到移位寄存器（高位在前）。发送一个字节后，从另一个 外围器件接收的字节数据进入移位寄存器中。主SPI的时钟信号 （SCK）使传输同步。
程序范例
• lcd[3]=(uchar)(y/10000%10); • lcd[4]=(uchar)(y/1000%10); • lcd[5]=(uchar)(y/100%10); • lcd[6]=(uchar)(y/10%10); • lcd[7]=(uchar)(y%10); • for (j=0;j<8;j++) • {if(n==j) lcd[j]=lcd[j]+0x80; • spi_xie(j+1,lcd[j]); • } • }
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2013-7-19 8
只读存储器（ROM）
Read Only Memory
优点：电路结构简单，断电后数据不丢失，具
有非易失性。
缺点：只适用于存储固定数据的场合。
电 路 结 构
2013-7-19
9
随机存储器（RAM)
Random Access . Memory . . 优点：读、写方便,使用灵活。 缺点：一旦停电所存储的数据将随之丢失（易
WE
¡
WE OE 2 K¡ b Á8 I/O7 ¡
A0
¡ A10 CE
WE OE 2 K¡ b Á8 I/O7
A0
¡ A10 CE
WE OE 2 K¡ b Á8 I/O7
A0
¡ A10 CE
WE OE 2 K¡ b Á8 I/O7
A0
¡ A10 CE
I/O0
I/O0 ¡
I/O0 ¡
I/O0 ¡
¡
2013-7-19
2013-7-19
4
存储器分类
内存（RAM+ROM）： 软盘：普通1.44M+可移动100MB 磁盘 硬盘：几十GB
存 储 器 外存 高、 抗干扰强、性价比高 （1.3GB~几个GB，今后目标1TB） u盘（基于USB接口的电子盘）
2013-7-19 5
光盘
CD-R、CD-R/W可擦写光盘 (650MB左右） 磁光盘MO：高密度、大容量、快速、 “无限次”擦写、寿命长、可靠性
2013-7-19 28
NAND Flash简介
1）以页为单位进行读和编程操作，以块为单位 进行擦除操作。 2）数据、地址采用同一总线。实现串行读取。 随机读取速度慢且不能按字节随机编程。 3）芯片尺寸小、引脚少，是位成本最低的固态 存储器。 4）芯片包含有失效块。失效块不会影响有效块 的性能，但设计者需要将失效块在地址映像表 中屏蔽起来。
3、DRAM：动态随机存储器
1）SRAM读/写速度比DRAM读/写速度快； 2）SRAM比DRAM功耗大； 3）DRAM的集成度可以做得更大，则其存储器容量更 大； 4）DRAM需要周期性的刷新，而SRAM不需要
2013-7-19 13
静态RAM的结构
A0 A1 A2 A3 A4 地 址 反 相 器 X 译 码 器
…
A0 … A0 A9
R/ W C S
… A0 A9 R AM 1 K×4 b
1 K×4 b
R AM
I/O3 I/O2 I/O1 I/O0 D7
2013-7-19
I/O3 I/O2 I/O1 I/O0 D3 D2 D1 D0
19
D6
D5
D4
字扩展：
A12 Òë Âë Æ÷
Y0 Y1 Y2 Y3
A11 A9 A0 OE
主存储器的分类
按存储 功能分
只读存储器（ROM）
随机存储器（RAM）
按制造 工艺分
双极性 MOS型
主存储器的分类
掩膜型ROM
可编程ROM（PROM） 半 导 体 存 储 器 ROM 电可擦除可编程ROM（EEPROM） 紫外线可擦除可编程ROM（EPROM）
闪速存储器（Flash Memory）
地址选中某一存储单元的方法和读出时相同，不过这时 CS=0，OE=1，WE=0，打开左边的三态门，从D7～D0端输入的数 据经三态门和输入数据控制电路送到I/O电路，从而写到存储 单元的8个存储位中。
2）写入：
3） 当没有读写操作时，CS=1，即片选处于无效状态，输入输 出三态门至高阻状态，从而使存储器芯片与系统总线“脱离”
1 2 31 32
驱 动 器
1 2 31 32
32×32＝1024 存储单元
1﹍﹍﹍﹍32
I/O电路 Y译码器 输入 控制 电路
1 2 31 32
输出 驱动
输出
地址反相器 读/写 CS A5 A6 A7 A8 A9
由存储矩阵，地址译码器，控制逻辑和三态数据缓冲器组成。
2013-7-19
14
典型SRAM芯片
访 问 速 度
快
④辅助存储器;
大
辅助存储器 FALSH ROM 磁盘
慢
2013-7-19
11
存储系统的层次结构
越靠近CPU的存 储器速度越快而 容量越小
CPU Cache 内存储器 主存储器
辅助存储器 外存储器
大容量存储器
2013-7-19
12
5.1.2 SRAM和DRAM
1、RAM：随机存取存储器 2、SRAM：静态随机存储器
嵌入式系统原理与应用技术
袁志勇 王景存 章登义 刘树波
北京: 北京航空航天大学出版社, 2009.11 PPT教学课件
2013-7-19
1
第5章 存储器与I/O接口原理
5.1 5.2 5.3 5.4
存储器概述 存储系统机制 S3C2410存储系统 S3C2410 I/O端口
2013-7-19
5.1 存储器概述
D0 D31
20
SRAM与CPU接口
1）一般的CPU都具有和SRAM存储器接口相连的总线，因此连接 方法也比较简单。微处理器与随机存储器接口的信号线一般有： 2）片选信号线CE：用于选中该芯片 。 3）读/写控制信号线OE和WE：控制芯片数据引脚的传送方向。 4）地址线：用于指明读/写单元的地址。 5）数据线：双向信号线，用于数据交换。
2013-7-19
27
NOR FLASH和NAND FLASH
1）NOR和NAND是现在市场上两种主要的非易失闪存 技术。 2）NOR Flash的读取速度比NAND Flash稍快一些， NAND Flash 的擦除和写入速度比NOR Flash快。 3）NOR Flash带有SRAM接口，NAND Flash器件使用 复杂的I/O口来串行的存取数据，。 4）NAND Flash结构可以在给定的尺寸内提供更高的 存储容量。 5）NAND Flash中每个块的最大擦写次数是一百万次， 而NOR Flash的擦写次数是十万次。
2013-7-19
22
动态随机存储器（SDRAM）
动态随机存储器是需要刷新存储器。
单管动态存储器是最典型 的动态随机存储器，其存储 单元的结构如图。
2013-7-19
23
SDRAM结构
自刷新逻辑 行控制器 4M 16 块3 4M 16 块2 4M 16 块1 4M 16 块0 X 译 存储单元阵列 码 Y译码 CLK CKE 行有效 控 制 逻 辑 列译码 行译码 输 入 / 输 出 门 输 入 / 输 出 逻 辑 DQ0 DQ1
WE OE
A 10
A 4
行 译 码
128×128 存储矩阵
„
„
„
A 10
CS
D 7
A 3
CS WE
控制逻辑
OE
2013-7-19
„
D 7 D 6 D 5 D 4 D 3
D 0
列译码
A 0
„
输入 数据
列I/O
„
„
„
15
SRAM工作过程
1）读出：
地址线A10～A0送来的地址信号经译码后选中一个存储单元 (其中有8个存储位)，由CS、OE、WE构成读出逻辑(CS=0，OE=0 ，WE=1)，打开右面的8个三态门，被选中单元的8位数据经I/O 电路和三态门送到D7～D0输出。
静态RAM（SRAM） RAM 动态RAM（DRAM） 组合RAM（IRAM） 通常用于计算机的Cache 主要用于计算机的内存条 将刷新电路与DRAM集成在一起
2013-7-19
7
只读存储器分类：
掩膜ROM：出厂后内部存储的数据不能改动，只 能读出。 PROM：可编程，只能写一次。 EPROM:用紫外线擦除，擦除和编程时间较慢，次 数也不宜多。 E2PROM:电信号擦除，擦除和写入时需要加高电 压脉冲，擦、写时间仍较长。 快闪存储器(Flash Memory)：吸收了EPROM结 构简单，编程可靠的优点，又保留了E2PROM用 隧道效应擦除的快捷特性，集成度可作得很高。
2013-7-19 26
SDRAM存储器及其接口
CPU ADDR[13:1] BA DATA[15:0] SCLK nRAS[0]/nSCS[0] nCAS3/nSRAS nCAS2/nSCAS nWE nWBE[1:0]/DQM[1:0] DQM[1:0] DATA[15:0] ADDR[13:1] SYNC DRAM A[12:0] BA DQ[15:0] CLK nCS nSRAS nSCAS nWE LDQM/UDQM
1）片选信号线CE：用于选中该芯片。若CE=0时，该芯片 的数据引脚被启用；若CE=1时，该芯片的数据引脚被禁 止，对外呈高阻状态。 2）读/写控制信号线OE和WE：控制芯片数据引脚的传送方 向。若是读有效，则数据引脚的方向是向外的，CPU从其 存储单元读出数据；若是写有效，则数据引脚的方向是向 内的，CPU向其存储单元写入1数据。 3）地址线：用于指明读/写单元的地址。地址线是多根，应 与芯片内部的存储容量相匹配。 4）数据线：双向信号线，用于数据交换。数据线上的数据 传送方向由读/写控制信号线控制。
2013-7-19 29
NAND Flash结构
2013-7-19
30
NAND Flash结构
2013-7-19
31
NAND Flash操作
5.1.1 存储器基本概念 5.1.2 SRAM和DRAM 5.1.3 NOR FLASH和NAND FLASH
2013-7-19
5.1.1 存储器概述
存储器的一般概念和分类 按存取速度和在计算机系统中的地位存储器分为两大类： ⑴ 主存储器：速度较快，容量较小，价格较高，用于存储当前计算机 运行所需要的程序和数据，可与CPU直接交换信息，习惯上称为主存， 又称内存(内部存储器)。 ⑵ 辅存储器：速度较慢，容量较大，价格较低，用于存放计算机当前 暂时不用的程序、数据或需要永久保持的信息,辅存又称外存(外部存 储器)或海量存储器。 外存要配备专门的设备才能完成对外存的读写。通常，将外存归 入到计算机外设一类。
只读存储器（ROM）
Read Only Memory
优点：电路结构简单，断电后数据不丢失，具
有非易失性。
缺点：只适用于存储固定数据的场合。
电 路 结 构
2013-7-19
9
随机存储器（RAM)
Random Access . Memory . . 优点：读、写方便,使用灵活。 缺点：一旦停电所存储的数据将随之丢失（易
WE
¡
WE OE 2 K¡ b Á8 I/O7 ¡
A0
¡ A10 CE
WE OE 2 K¡ b Á8 I/O7
A0
¡ A10 CE
WE OE 2 K¡ b Á8 I/O7
A0
¡ A10 CE
WE OE 2 K¡ b Á8 I/O7
A0
¡ A10 CE
I/O0
I/O0 ¡
I/O0 ¡
I/O0 ¡
¡
2013-7-19
2013-7-19
4
存储器分类
内存（RAM+ROM）： 软盘：普通1.44M+可移动100MB 磁盘 硬盘：几十GB
存 储 器 外存 高、 抗干扰强、性价比高 （1.3GB~几个GB，今后目标1TB） u盘（基于USB接口的电子盘）
2013-7-19 5
光盘
CD-R、CD-R/W可擦写光盘 (650MB左右） 磁光盘MO：高密度、大容量、快速、 “无限次”擦写、寿命长、可靠性
2013-7-19 28
NAND Flash简介
1）以页为单位进行读和编程操作，以块为单位 进行擦除操作。 2）数据、地址采用同一总线。实现串行读取。 随机读取速度慢且不能按字节随机编程。 3）芯片尺寸小、引脚少，是位成本最低的固态 存储器。 4）芯片包含有失效块。失效块不会影响有效块 的性能，但设计者需要将失效块在地址映像表 中屏蔽起来。
3、DRAM：动态随机存储器
1）SRAM读/写速度比DRAM读/写速度快； 2）SRAM比DRAM功耗大； 3）DRAM的集成度可以做得更大，则其存储器容量更 大； 4）DRAM需要周期性的刷新，而SRAM不需要
2013-7-19 13
静态RAM的结构
A0 A1 A2 A3 A4 地 址 反 相 器 X 译 码 器
…
A0 … A0 A9
R/ W C S
… A0 A9 R AM 1 K×4 b
1 K×4 b
R AM
I/O3 I/O2 I/O1 I/O0 D7
2013-7-19
I/O3 I/O2 I/O1 I/O0 D3 D2 D1 D0
19
D6
D5
D4
字扩展：
A12 Òë Âë Æ÷
Y0 Y1 Y2 Y3
A11 A9 A0 OE
主存储器的分类
按存储 功能分
只读存储器（ROM）
随机存储器（RAM）
按制造 工艺分
双极性 MOS型
主存储器的分类
掩膜型ROM
可编程ROM（PROM） 半 导 体 存 储 器 ROM 电可擦除可编程ROM（EEPROM） 紫外线可擦除可编程ROM（EPROM）
闪速存储器（Flash Memory）
地址选中某一存储单元的方法和读出时相同，不过这时 CS=0，OE=1，WE=0，打开左边的三态门，从D7～D0端输入的数 据经三态门和输入数据控制电路送到I/O电路，从而写到存储 单元的8个存储位中。
2）写入：
3） 当没有读写操作时，CS=1，即片选处于无效状态，输入输 出三态门至高阻状态，从而使存储器芯片与系统总线“脱离”
1 2 31 32
驱 动 器
1 2 31 32
32×32＝1024 存储单元
1﹍﹍﹍﹍32
I/O电路 Y译码器 输入 控制 电路
1 2 31 32
输出 驱动
输出
地址反相器 读/写 CS A5 A6 A7 A8 A9
由存储矩阵，地址译码器，控制逻辑和三态数据缓冲器组成。
2013-7-19
14
典型SRAM芯片
访 问 速 度
快
④辅助存储器;
大
辅助存储器 FALSH ROM 磁盘
慢
2013-7-19
11
存储系统的层次结构
越靠近CPU的存 储器速度越快而 容量越小
CPU Cache 内存储器 主存储器
辅助存储器 外存储器
大容量存储器
2013-7-19
12
5.1.2 SRAM和DRAM
1、RAM：随机存取存储器 2、SRAM：静态随机存储器
嵌入式系统原理与应用技术
袁志勇 王景存 章登义 刘树波
北京: 北京航空航天大学出版社, 2009.11 PPT教学课件
2013-7-19
1
第5章 存储器与I/O接口原理
5.1 5.2 5.3 5.4
存储器概述 存储系统机制 S3C2410存储系统 S3C2410 I/O端口
2013-7-19
5.1 存储器概述
D0 D31
20
SRAM与CPU接口
1）一般的CPU都具有和SRAM存储器接口相连的总线，因此连接 方法也比较简单。微处理器与随机存储器接口的信号线一般有： 2）片选信号线CE：用于选中该芯片 。 3）读/写控制信号线OE和WE：控制芯片数据引脚的传送方向。 4）地址线：用于指明读/写单元的地址。 5）数据线：双向信号线，用于数据交换。
2013-7-19
27
NOR FLASH和NAND FLASH
1）NOR和NAND是现在市场上两种主要的非易失闪存 技术。 2）NOR Flash的读取速度比NAND Flash稍快一些， NAND Flash 的擦除和写入速度比NOR Flash快。 3）NOR Flash带有SRAM接口，NAND Flash器件使用 复杂的I/O口来串行的存取数据，。 4）NAND Flash结构可以在给定的尺寸内提供更高的 存储容量。 5）NAND Flash中每个块的最大擦写次数是一百万次， 而NOR Flash的擦写次数是十万次。
2013-7-19
22
动态随机存储器（SDRAM）
动态随机存储器是需要刷新存储器。
单管动态存储器是最典型 的动态随机存储器，其存储 单元的结构如图。
2013-7-19
23
SDRAM结构
自刷新逻辑 行控制器 4M 16 块3 4M 16 块2 4M 16 块1 4M 16 块0 X 译 存储单元阵列 码 Y译码 CLK CKE 行有效 控 制 逻 辑 列译码 行译码 输 入 / 输 出 门 输 入 / 输 出 逻 辑 DQ0 DQ1
WE OE
A 10
A 4
行 译 码
128×128 存储矩阵
„
„
„
A 10
CS
D 7
A 3
CS WE
控制逻辑
OE
2013-7-19
„
D 7 D 6 D 5 D 4 D 3
D 0
列译码
A 0
„
输入 数据
列I/O
„
„
„
15
SRAM工作过程
1）读出：
地址线A10～A0送来的地址信号经译码后选中一个存储单元 (其中有8个存储位)，由CS、OE、WE构成读出逻辑(CS=0，OE=0 ，WE=1)，打开右面的8个三态门，被选中单元的8位数据经I/O 电路和三态门送到D7～D0输出。
静态RAM（SRAM） RAM 动态RAM（DRAM） 组合RAM（IRAM） 通常用于计算机的Cache 主要用于计算机的内存条 将刷新电路与DRAM集成在一起
2013-7-19
7
只读存储器分类：
掩膜ROM：出厂后内部存储的数据不能改动，只 能读出。 PROM：可编程，只能写一次。 EPROM:用紫外线擦除，擦除和编程时间较慢，次 数也不宜多。 E2PROM:电信号擦除，擦除和写入时需要加高电 压脉冲，擦、写时间仍较长。 快闪存储器(Flash Memory)：吸收了EPROM结 构简单，编程可靠的优点，又保留了E2PROM用 隧道效应擦除的快捷特性，集成度可作得很高。
2013-7-19 26
SDRAM存储器及其接口
CPU ADDR[13:1] BA DATA[15:0] SCLK nRAS[0]/nSCS[0] nCAS3/nSRAS nCAS2/nSCAS nWE nWBE[1:0]/DQM[1:0] DQM[1:0] DATA[15:0] ADDR[13:1] SYNC DRAM A[12:0] BA DQ[15:0] CLK nCS nSRAS nSCAS nWE LDQM/UDQM
1）片选信号线CE：用于选中该芯片。若CE=0时，该芯片 的数据引脚被启用；若CE=1时，该芯片的数据引脚被禁 止，对外呈高阻状态。 2）读/写控制信号线OE和WE：控制芯片数据引脚的传送方 向。若是读有效，则数据引脚的方向是向外的，CPU从其 存储单元读出数据；若是写有效，则数据引脚的方向是向 内的，CPU向其存储单元写入1数据。 3）地址线：用于指明读/写单元的地址。地址线是多根，应 与芯片内部的存储容量相匹配。 4）数据线：双向信号线，用于数据交换。数据线上的数据 传送方向由读/写控制信号线控制。
2013-7-19 29
NAND Flash结构
2013-7-19
30
NAND Flash结构
2013-7-19
31
NAND Flash操作
5.1.1 存储器基本概念 5.1.2 SRAM和DRAM 5.1.3 NOR FLASH和NAND FLASH
2013-7-19
5.1.1 存储器概述
存储器的一般概念和分类 按存取速度和在计算机系统中的地位存储器分为两大类： ⑴ 主存储器：速度较快，容量较小，价格较高，用于存储当前计算机 运行所需要的程序和数据，可与CPU直接交换信息，习惯上称为主存， 又称内存(内部存储器)。 ⑵ 辅存储器：速度较慢，容量较大，价格较低，用于存放计算机当前 暂时不用的程序、数据或需要永久保持的信息,辅存又称外存(外部存 储器)或海量存储器。 外存要配备专门的设备才能完成对外存的读写。通常，将外存归 入到计算机外设一类。