一位全加器实验报告
实验一：一位二进制全加器的设计
实验1：Quartus II的原理图输入设计练习一、实验目的：1、熟悉和掌握Quartus II软件的使用方法；2、学习和掌握基于原理图输入的EDA设计流程和设计方法；3、学习和掌握用EDA实验开发系统进行硬件验证的方法。
二、实验内容1、用原理图输入设计法设计一个一位全加器。
三、实验条件（1）电脑。
（2）开发软件：Quartus II（3）开发设备：EL —EDA—V型;EDA实验开发系统。
（4）拟用芯片：ACEX1K;EP1K100QC208-3。
四、实验设计1)全加器的逻辑图由异或门和二输入端与非门构成的一位全加器如图所示：2）仿真波形3）管脚锁定全加器引脚 A B C S COPin7 Pin8 Pin9 Pin37 Pin36 EP1K100QC208-3芯片d2 d1 d0 LED1 LED0 EDA实验开发系统五、实验结果及总结1）系统仿真情况从系统仿真结果可以看出，本系统完全符合设计要求，能实现全加器的加法及进位的功能，但有竞争与冒险现象发生从进位看出 2）硬件验证情况A接键1，B接键2，C接键3，出C0接发光二极管D1,S接发光二极管D2，一位二进制全加器的硬件验证结果表如表 1.1所示，从实验结果可以看出，本系统完全符合设计要求。
表1.1 F_ADDER的硬件验证结果AIN 0 1 0 1 0 1 1 BIN 0 0 1 1 0 0 1 CIN 0 0 0 0 1 1 1 SUM 0 1 1 0 1 0 1 COUT 0 0 0 1 0 1 1 3）实验过程中出现的问题及解决办法问题：在进行仿真的时候出现错误解决办法：通过检查发现仿真时时长不能设置的太短。
经过设置最后仿真成功。
经过源程序的编辑和编译、逻辑综合、逻辑配适、编程下载成功后，在EDA实验开发系统进行硬件测试，经测试实验结果完全正确。
实验1全加器实验
实验1 全加器实验1.1 实验目的1）熟悉多思计算机组成原理网络虚拟实验系统的使用方法。
2）掌握全加器的逻辑结构和电路实现方法。
1.2 实验要求1）做好实验预习，复习全加器的原理，掌握实验元器件的功能特性。
2）按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。
3）写出实验报告。
1.3 实验电路本实验使用的主要元器件有：与非门、异或门、开关、指示灯。
i i i图1.1 一位全加器实验电路一位全加器的逻辑结构如图1.1所示，图中涉及的控制信号和数据信号如下：1）A i、B i：两个二进制数字输入。
2）C i：进位输入。
3）S i：和输出。
4）C i+1：进位输出。
1.4 实验原理1位二进制加法器有三个输入量：两个二进制数字A i、B i和一个低位的进位信号C i，这三个值相加产生一个和输出Si以及一个向高位的进位输出C i+1，这种加法单元称为全加器，其逻辑方程如下：S i=A i⊕B i⊕C i (1.1)C i+1=A i B i+B i C i+C i A i1.5 实验内容与步骤1. 运行虚拟实验系统，从左边的实验设备列表选取所需组件拖到工作区中，按照图1.1所示搭建实验电路，得到如图1.2所示的实验电路。
图1.2 一位全加器虚拟实验电路2. 打开电源开关，按表1-1中的输入信号设置数据开关，根据显示在指示灯上的运算结果填写表1-1中的输出值。
表1-1 一位全加器真值表输入输出Ai Bi Ci Si Ci+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13. 关闭电源开关，增加元器件，实现一个2位串行进位并行加法器。
用此加法器进行运算，根据运算结果填写好表1-2。
表1-2 2位串行进位并行加法器真值表输入输出A2A1B2B1C1S2S1C30 1 0 1 00 1 0 1 11 0 0 1 01 0 0 1 11 0 1 1 01 1 1 1 11.6 思考与分析1. 串行进位并行加法器的主要缺点是什么？有改进的方法吗？2. 能使用全加器构造出补码加法/减法器吗？。
全加器实验报告
一、实验目的1. 理解全加器的基本原理和组成；2. 掌握全加器的逻辑功能；3. 学会使用数字电路实验箱进行全加器电路的搭建和测试；4. 验证全加器电路的可靠性和稳定性。
二、实验原理全加器是一种能够对两个一位二进制数以及来自低位的进位进行加法运算的数字电路。
它由两个半加器和一个或门组成。
全加器的逻辑功能可以表示为：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (Cin ∧ A)其中，S表示全加器的和输出，Cout表示全加器的进位输出，A和B分别表示两个加数，Cin表示来自低位的进位输入。
三、实验器材1. 数字电路实验箱；2. 集成芯片（如74LS00、74LS86等）；3. 导线；4. 信号发生器；5. 示波器。
四、实验步骤1. 搭建全加器电路：根据全加器的逻辑功能，使用74LS00和74LS86等集成芯片搭建全加器电路。
具体连接方式如下：a. 将两个半加器分别用74LS86和74LS00搭建，并连接好输入端和输出端；b. 将两个半加器的进位输出端Cout连接起来，作为全加器的进位输出；c. 将两个半加器的和输出端S连接起来，作为全加器的和输出。
2. 测试电路：将搭建好的全加器电路连接到数字电路实验箱上，使用信号发生器产生两个加数A和B以及进位输入Cin，通过示波器观察全加器的和输出S和进位输出Cout。
3. 验证全加器的逻辑功能：根据全加器的逻辑功能，对不同的输入组合进行测试，验证全加器的和输出S和进位输出Cout是否符合预期。
4. 分析实验结果：记录实验过程中观察到的全加器的和输出S和进位输出Cout，分析实验结果是否与理论预期一致。
五、实验结果与分析1. 实验结果：根据实验过程中观察到的全加器的和输出S和进位输出Cout，记录下以下实验数据：| A | B | Cin | S | Cout ||---|---|-----|---|------|| 0 | 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 | 0 || 0 | 1 | 0 | 1 | 0 || 0 | 1 | 1 | 0 | 1 || 1 | 0 | 0 | 1 | 0 || 1 | 0 | 1 | 0 | 1 || 1 | 1 | 0 | 0 | 1 || 1 | 1 | 1 | 1 | 1 |2. 分析：根据实验结果，可以得出以下结论：a. 当A、B和Cin都为0时，全加器的和输出S为0，进位输出Cout为0；b. 当A、B和Cin中有两个为1时，全加器的和输出S为0，进位输出Cout为1；c. 当A、B和Cin都为1时，全加器的和输出S为1，进位输出Cout为1。
实验1 一位全加器设计
双击图形编辑窗口空白处，可弹出
Symbol对话框，如图1-12所示。在左上角 的元件库中一共包含3个库： megafunctions（参数可设置宏功能模块库 ）、others（集合MAX+PLUSⅡ中的74系 列芯片）、primitives（基本逻辑门）。我 们可以选中primitives→logic来选择与门和 异或门；也可以在name处直接输入名字。
文字编辑 移动工具
未定义信号 设置高电平1
弱未知 弱逻辑1
反转 时钟设置 随机值
• 该例中我们只需要用到高低电平的设置就 可以了，任意选中信号a或者b的一段，单 击“设置高电平1”即可。完成激励信号设 置后如图。
（5）、保存波形文件。
单击File→Save As，将波形文件保存在D 盘FULLADD文件夹中。文件名是： HALFADD,后缀名：.vwf。观察Project Navigator窗口File栏，新增波形文件。
实验1 一位全加器设计
实验目的 掌握QuartusⅡ进行设计开发的具体步骤，
以及重要的功能和使用方法。
实验内容与要求： 原理图设计一位全加器。 完成波形仿真和硬件验证。
实验步骤与结果
1.建立工作库文件夹 该文件夹被默认为工作库（Work Library） 。例如：在D盘，建立一个文件夹 FULLADD，即路径为D:\FULLADD。
4.启动全编译
• 直接启动全编译（Processing→Start Compilation）来自动完成整个编译工作。
• 编译前，将需要编译的文件设置成顶层实体。因 为一个工程内可能有多个需要编译的设计文件（ 特别是层次型的工程设计，全加器以半加器为底 层设计，有两个设计文件，一个是半加器，一个 是全加器）。具体做法：选中Project Navigator 窗口File栏，左键选中HALFADD.bdf文件，单击 右键，选择Set as Top-Level Entity。在消息窗口 中观察到设置信息。
全加器及其应用实验报告
一、实验目的1. 理解全加器的原理和结构。
2. 掌握全加器的逻辑功能及其实现方法。
3. 学习全加器在实际电路中的应用。
二、实验原理全加器是一种组合逻辑电路，用于实现两个二进制数相加，同时考虑来自低位的进位信号。
全加器由三个输入端和两个输出端组成，输入端分别为两个加数位（A、B）和来自低位的进位信号（Cin），输出端分别为和位（S）和进位输出信号（Cout）。
全加器的逻辑功能如下：- 当A、B和Cin都为0时，S为0，Cout为0；- 当A、B和Cin中有一个为1时，S为1，Cout为0；- 当A、B和Cin中有两个为1时，S为0，Cout为1；- 当A、B和Cin都为1时，S为1，Cout为1。
全加器可以通过半加器（HAdder）和与门（AND）来实现。
半加器实现两个一位二进制数相加的功能，而与门用于实现进位信号的产生。
三、实验器材1. 74LS系列集成电路芯片（如74LS00、74LS86等）；2. 实验箱；3. 电源；4. 导线；5. 万用表；6. 示波器。
四、实验步骤1. 根据全加器的逻辑功能，设计全加器的原理图，包括半加器和与门；2. 将设计好的原理图连接到实验箱上，包括输入端（A、B、Cin）和输出端（S、Cout）；3. 使用万用表检测各个芯片的引脚电压，确保电路连接正确；4. 使用示波器观察输入信号和输出信号的变化，验证全加器的逻辑功能；5. 改变输入信号，观察全加器的输出信号，进一步验证其逻辑功能；6. 将全加器应用于实际电路，如实现多位加法器等。
五、实验结果与分析1. 实验结果表明，全加器能够实现两个二进制数相加，同时考虑来自低位的进位信号；2. 通过示波器观察，发现全加器的输出信号与输入信号符合逻辑功能；3. 将全加器应用于实际电路，如实现多位加法器，实验结果表明电路能够正常工作。
六、实验心得1. 全加器是一种重要的组合逻辑电路，在数字电路中具有广泛的应用；2. 在实验过程中，需要掌握全加器的原理和结构，熟悉各个芯片的功能和引脚连接；3. 实验过程中，要注意电路的连接和信号的观察，确保实验结果的准确性；4. 通过本次实验，加深了对全加器的理解，为以后的学习和工作打下了基础。
全加器应用实验报告
一、实验目的1. 理解全加器的逻辑功能和工作原理。
2. 掌握全加器的组成和电路结构。
3. 学习全加器在实际电路中的应用。
4. 培养动手实践能力和分析问题、解决问题的能力。
二、实验原理全加器是一种能够实现二进制加法运算的数字电路，它由半加器和与门组成。
全加器有三个输入端：两个加数输入端A和B，以及一个进位输入端Cin；三个输出端：进位输出端Cout，和输出端Sum，以及一个进位输入端Cin。
全加器的逻辑功能如下：- 当Cin为0时，全加器相当于一个半加器，即A和B相加，进位输出Cout为0，和输出Sum为A+B。
- 当Cin为1时，全加器将A、B和Cin相加，进位输出Cout为1，和输出Sum为A+B+Cin。
三、实验仪器与设备1. 数字电路实验箱2. 集成芯片（如74LS00、74LS86等）3. 导线4. 逻辑分析仪或示波器5. 实验指导书四、实验步骤1. 搭建全加器电路(1) 使用74LS86芯片搭建半加器电路，连接A、B和Sum端。
(2) 使用74LS00芯片搭建与门电路，连接Sum和Cin端，输出为Cout。
(3) 将半加器和与门电路连接起来，形成全加器电路。
2. 验证全加器功能(1) 将A、B和Cin端分别接入逻辑电平开关。
(2) 通过逻辑电平开关改变A、B和Cin端的电平，观察Cout和Sum端的输出。
(3) 将实验结果与理论计算结果进行对比，验证全加器的功能。
3. 全加器在实际电路中的应用(1) 使用全加器搭建一个4位加法器电路。
(2) 将A、B和Cin端分别接入4位二进制数输入端。
(3) 观察Cout和Sum端的输出，验证4位加法器电路的功能。
五、实验结果与分析1. 全加器功能验证通过实验验证，全加器能够实现二进制加法运算，其逻辑功能与理论计算结果一致。
2. 全加器在实际电路中的应用通过实验验证，全加器可以应用于4位加法器电路，实现多位二进制数的加法运算。
六、实验总结1. 全加器是一种能够实现二进制加法运算的数字电路，具有广泛的应用。
实验一1位二进制全加器的设计
实验一1位二进制全加器的设计(共6页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--龙岩学院实验报告班级学号姓名同组人实验日期室温大气压成绩实验题目：基于原理图输入法的1位二进制全加器的设计一、实验目的1、学习、掌握QuartusⅡ开发平台的基本使用。
2、学习基于原理图输入设计法设计数字电路的方法，能用原理图输入设计法设计1位二进制半加器、1位二进制全加器。
3、学习EDA-V型实验系统的基本使用方法。
二、实验仪器装有QuartusⅡ软件的计算机一台、EDA系统实验箱、导线若干三、实验原理半加器只考虑两个1位二进制数相加，而不考虑低位进位数相加。
半加器的逻辑函数为式中A和B是两个相加的二进制数，S是半加和，C是向高位的进位数。
表1为半加器真值表。
表1A B C S0000010110011110显然，异或门具有半加器求和的功能，与门具有进位功能。
其逻辑图跟逻辑符号如下图：全加器除了两个1位二进制数相加以外，还与低位向本位的进位数相加。
表2为全加器的真值表。
表2A iB iC I-1C i S0000000101010010111010001101101101011111由真值表可得出逻辑函数式式中，A i和B i是两个相加的1为二进制数，C i-1是由相邻低位送来的进位数，S I是本位的全加和，C I是向相邻高位送出的进位数。
其逻辑图跟逻辑符号如下图所示：四、实验内容1、根据1位二进制半加器、1位二进制全加器的真值表，设计并画出1位二进制半加器的原理框图，由半加器及门电路设计并画出1位二进制全加器的原理框图（最终设计的是1位二进制全加器）。
2、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图，并进行编译。
如有输入错误，修改后再进行编译。
4、根据1位二进制半加器的工作原理，选择输入合适的输入信号和波形及其输出信号，进行仿真，得到器件的输入与输出波形，验证设计是否正确。
实验一 1位二进制全加器的设计
实验一基于原理图输入法的1位二进制全加器的设计一、实验目的1、学习、掌握QuartusⅡ开发平台的基本使用。
2、学习基于原理图输入设计法设计数字电路的方法，能用原理图输入设计法设计1位二进制半加器、1位二进制全加器。
3、学习EDA-V型实验系统的基本使用方法。
二、实验内容1、根据1位二进制半加器、1位二进制全加器的真值表，设计并画出1位二进制半加器的原理框图，由半加器及门电路设计并画出1位二进制全加器的原理框图（最终设计的是1位二进制全加器）。
2、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图，并进行编译。
如有输入错误，修改后再进行编译。
4、根据1位二进制半加器的工作原理，选择输入合适的输入信号和波形及其输出信号，进行仿真，得到器件的输入与输出波形，验证设计是否正确。
5、创建1位二进制半加器的的元件图形符号。
6、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图（要求用半加器及门电路设计），并进行编译，仿真。
7、确定实验箱电源关闭的情况下，连接好下载线，然后打开实验箱电源，对器件进行编程下载。
8、编程下载成功后，关闭实验箱电源，拆除下载线，按器件引脚设定及功能要求，连接好各测试线，进行硬件测试验证。
三、实验预习要求1、学习、掌握QuartusⅡ的基本使用，学习本EDA-V实验开发系统。
2、根据1位二进制半加器、1位二进制全加器的真值表，设计并画出1位二进制半加器的原理框图，由半加器及门电路设计并画出1位二进制全加器的原理框图。
3、根据1位二进制半加器、1位二进制全加器的工作原理，设计并画出它们的输入、输出的理论工作波形。
4、初步制定全加器的引脚锁定。
四、实验要求1、实验原理中详细写出1位二进制半加器、1位二进制全加器的设计过程，及它们的输入、输出的理论工作波形。
2、根据实验内容，详细写出实验的各个步骤，方法。
3、记录实验现象或波形，并与理论值比较、分析。
（如仿真波形与理论工作波形的比较分析，硬件测试与理论真值表的比较分析）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
.
..
实验题目
实验报告正文一律使用A4打印纸打印或手写，页眉上标明“《XXXX》课程实验”字
样。页面设置上边距2.5cm，下边距2 cm，右边距2 cm（左装订），多倍行距1.25倍。正文
用宋体5号字，页眉和页脚同宋体小5号字并居中。
1、 实验内容
用MAX+plus II 10.1设计一位全加器
2、 实验目的与要求
设计一位全加器，并且熟悉MAX+plus II 10.1使用环境。
3、 实验环境
MAX+plus II 10.1
4、 设计思路分析（包括需求分析、整体设计思路、概要设计）
用两个半加器和一个或门，设计一位全加器。
5、 详细设计
一位全加器可以用两个半加器和一个或门连接而成，半加器由
一个与门，一个非门，同或门来实现。
在MAX+plus II 10.1环境操作步骤如下：
1、半加器的设计 2、全加器的设计 3、分配管脚 4、编译
5、仿真 6、下载 7、观察结果
6、 实验结果与分析
半加器原理图
.
..
半加器波形图
全加器原理图
全加器波形图
7、 实验体会与建议
通过这次实验课的学习，我学会了MAX+plus 的使用。了解了半加器和全加器的
设计原理和在MAX+plus中的实现方法。在操作过程中虽然遇到了很多的困难，但在
同学的帮助下都克服了。同学的帮助在学习的过程中是很重要的。