数电模电数字时钟设计
数字电子钟设计(电子集成专业类课程设计)
电子线路课程设计——数字时钟的设计与制作一、设计目标1.通过这次课程设计，进一步熟悉和掌握数电和模电知识，掌握multisim仿真软件的使用。
2.学习数字时钟的硬件设计原理，熟练各种电路应用。
3.培养独立分析问题和解决问题的能力和创新思维。
二、设计功能要求（1）时的技术要求为“24翻1”，分和秒的要求为60进制进位（2）准确计时，以数字形式显示时，分，秒的时间（3）具有校时功能，可以分别对时及分进行单独校对，能校正到标准时间（4）拓展功能：整点报时三、数字钟电路系统工作原理1.数字钟的构成石英晶振为主要部件的振荡器、分频器、计数器、校时电路、数码显示、整点报时电路。
数字钟实际上是一个对标准频率（1HZ)进行计数的计数电路。
由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。
同时标准的1ＨＺ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
2.电路设计框图如下由图可见：本数字钟电路主要由振荡器，分频器，校时电路，时分秒计数器，译码显示器及整点报时电路构成。
３、工作原理①振荡电路：由石英振荡器产生的32768HZ高频脉冲信号作为数字钟的时间基准。
石英晶体振荡器的特点是振荡频率准确、电路结构简单，易调整。
用反相器和石英晶体构成振荡电路如下图。
利用两非门Ｇ１和Ｇ２自我反馈，使他们工作在现行状态，然后利用石英晶体ＪＵ来控制震荡频率，同时用电容Ｃ１来作为两个非门之间的耦合。
两个非门输入和输出之间并联的电阻Ｒ１和Ｒ２作为负反馈元件，由于反馈作用很小，可以近似认为非门的输出输入压降相等，电容Ｃ２是为了防止寄生振荡。
电路图如下：仿真图如下：②分频电路：分频器的功能主要有产生标准秒脉冲信号和提供功能扩展电路所需的信号。
（共经过１５级２分频集成电路）我们实验用的是CD4060、74LS74,其中CD4060是14级分频器，将石英晶振的高频变为二分频，74LS74是D触发器，可以用作二分频。
电子数字时钟课程设计报告（数电）
电子数字时钟课程设计报告（数电）第一篇：电子数字时钟课程设计报告(数电)数字电子钟的设计1.设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标1.时间以12小时为一个周期；2.显示时、分、秒；3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。
4、完成3000字的课程设计报告2.功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2 原理框图3.功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。
数电课程设计数字钟
洛阳理工学院课程设计课程名称数字电子技术课题名称多功能数字钟专业电器工程及其自动化班级学号姓名指导教师年月日洛阳理工学院学院课程设计任务书课程名称数字电子技术题目多功能数字钟专业班级学生姓名指导老师审批任务书下达日期年月日设计完成日期年月日目录一、设计总体思路、基本原理 (7)二、设计框图 (8)三、单元电路设计 (9)1、分秒计数器电路 (9)2、24小时计数器电路 (10)3、整点报时电路 (11)4、校时电路设计 (13)5、秒脉冲产生器 (13)四、EWB软件和重要芯片的介绍 (15)五、仿真结果 (17)六、电路的安装与调试 (21)七、总结与体会 (23)八、附录 (25)九、参考文献 (25)十、整机原理图 (26)十一、评分表 (27)多功能数字钟课程设计一、设计总体思路和基本原理数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置、具有更长的使用寿命，等优点，因而得到了广泛的应用、小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。
数字电子钟由以下几部分组成：秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分。
从课程设计要求来看，数字钟主要分为数码显示器、60进制和24进制计数器、频率振荡器、校时电路和整点报时电路这几个部分。
数字钟要完成显示需要6个数码管，八段的数码管需要译码器才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。
频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。
方案可以采用74LS160同步十进制加法计数器或采用74LS161十六进制计数器或74LS192十进制异步清零计数器，也可进行组合来组成10进制和6进制的计数器。
(数电)多功能数字钟—设计报告
1、设计内容及要求：①基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为24进制，并要求手动快校时、校分。
②扩展功能：整点报时。
2、系统设计原理：系统要求：数字电子钟由555集成芯片构成的振荡电路、计数器、译码器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
在功能方面，对于本次综合设计，还要求有校时与整点报时功能。
方案设计：图1. 数字钟电路框图电子钟的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
系统工作原理：秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，用555振荡器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。
校时电路时用来对“时”、“分”显示数字进行校对调整。
3.单元电路的设计：3.1、基于555电路的秒脉冲发生器的设计3.1.1用555芯片设计一个多谐振荡器，输出方波用作计数器。
脉冲频率公式：f=1／（R1+2R2）C㏑2选择R1=1K，R2=5K，RV1=2K，C=100nF，形成电路图如图所示：图2. 555振荡器电路图仿真波形如图所示图3. 555脉冲仿真波形图555振荡器输出f=1000HZ，通过分频得出1HZ的脉冲，此脉冲当做秒时针脉冲。
数字电路课程设计--数字时钟
《数字时钟》技术报告概要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒。
一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。
由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。
本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。
通过采用各种集成数字芯片搭建电路来实现相应的功能。
具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。
该电路具有计时和校时的功能。
在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。
实验证明该设计电路基本上能够符合设计要求！一、系统结构。
（1）功能。
此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。
（2）系统框图。
系统方框图1（3）系统组成。
1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。
2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。
3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。
4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。
5.显示模块：由7段数码管来起到显示作用，通过接受CD4511的信号。
本次选用的是共阴型的CD4511。
二、各部分电路原理。
1.秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。
最终如图3接口就输出矩形波，而形成的秒脉冲。
数电数字钟课程设计
数电数字钟课程设计一、课程目标知识目标：1. 理解数字时钟的基本原理，掌握数字电路基础知识；2. 学会使用集成门电路设计简单的数字电路，并能正确读取数字时钟电路图；3. 掌握数字时钟各模块（如秒脉冲发生器、计数器、译码器等）的功能及相互关系。
技能目标：1. 能够运用所学知识，设计并搭建一个简易的数电数字钟；2. 培养学生动手实践能力，学会使用相关仪器、工具进行电路连接和调试；3. 提高学生的问题分析和解决能力，能够针对数字时钟故障进行排查和修复。
情感态度价值观目标：1. 激发学生对电子技术的兴趣，培养创新意识和团队合作精神；2. 培养学生严谨、细心的学习态度，养成良好的学习习惯；3. 增强学生对科技发展的关注，认识数字电路在实际应用中的价值。
分析课程性质、学生特点和教学要求，本课程目标旨在使学生在掌握数字电路基础知识的基础上，通过实际操作和设计，提高实践能力和创新意识，培养团队合作精神。
课程目标具体、可衡量，便于教师进行教学设计和评估。
在此基础上，将目标分解为具体的学习成果，为后续教学提供明确的方向。
二、教学内容1. 数字电路基础知识回顾：逻辑门电路、触发器、计数器等基本概念和工作原理。
2. 数字时钟原理：介绍数字时钟的构成、工作原理及各模块功能，如秒脉冲发生器、分频器、计数器、译码器等。
3. 教学案例：选用教材中相关的数字时钟案例，分析其电路原理和设计方法。
- 章节关联：第三章“组合逻辑电路”和第四章“时序逻辑电路”- 列举内容：3.2节“集成门电路”、4.3节“触发器”和4.4节“计数器”4. 实践操作：指导学生使用面包板、集成块等工具，搭建一个简易的数电数字钟。
- 进度安排：实践操作分为两个阶段，第一阶段为电路设计和搭建，第二阶段为电路调试和优化。
5. 故障排查与修复：教授学生针对数字时钟常见故障进行分析和解决的方法。
6. 课后拓展：引导学生关注数字电路在实际应用中的新技术和新发展。
教学内容根据课程目标进行选择和组织，确保科学性和系统性。
数电课程设计之数字钟
课程设计任务书学生姓名： XXX 专业班级：指导教师：工作单位：题目: 多功能数字钟电路设计初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。
要求完成的主要任务:用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：1.由晶振电路产生1HZ标准秒信号。
2.秒、分为00-59六十进制计数器。
3.时为00-23二十四进制计数器。
4.可手动校正：能分别进行秒、分、时的校正。
只要将开关置于手动位置。
可分别对秒、分、时进行连续脉冲输入调整。
5.整点报时。
整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。
时间安排：第20周理论设计、实验室安装调试，地点：鉴主15楼通信实验室一指导教师签名：年月日系主任（或责任教师）签名：年月日多功能数字钟电路设计摘要 (1)Abstract (2)1系统原理框图 (3)2方案设计与论证 (4)2.1时间脉冲产生电路 (4)2.2分频器电路 (6)2.3时间计数器电路 (7)2.4译码驱动及显示单元电路 (8)2.5校时电路 (8)2.6报时电路 (10)3单元电路的设计 (12)3.1时间脉冲产生电路的设计 (12)3.2计数电路的设计 (12)3.2.1 60进制计数器的设计 (12)3.2.2 24进制计数器的设计 (13)3.3译码及驱动显示电路 (14)3.4 校时电路的设计 (14)3.5 报时电路 (15)3.6电路总图 (17)4仿真结果及分析........................................... 错误！未定义书签。
4.1时钟结果仿真....................................... 错误！未定义书签。
4.2 秒钟个位时序图..................................... 错误！未定义书签。
模电课程设计--数字钟
大连理工大学项目报告题目：数字钟项目名称：数电实验设计学院（系）：电信专业：班级：学生姓名：学号：完成日期：7.201、设计要求具有如下功能的闹钟：1）．设计一个具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器。
2）. 具有手动校时、校分的功能。
3）．定时与闹钟功能，能在设定的时间发出闹铃声。
4）．能进行整点报时。
要求发出仿中央人民广播电台的整点报时信号，即从59分50秒起，每隔2秒钟发出一次低音“嘟”的信号，连续5次，最后一次要求高音“嘀”的信号，此信号结束即达到整点。
2、设计分析及系统方案设计1). 时钟控制：将set置0，时钟小时位、分钟位、秒位全部归0；将set置1，时钟开始“走”。
2). 时钟设置：将sel置1，开始进行时间设置，按下键8，输出一个脉冲，时位进1，进行小时设置；按下键7，输出一个脉冲，分位进1，进行分钟设置。
将sel置0，设置结束，时钟开始运行。
3). 闹钟设置：将setc置1，开始进行闹钟设置。
将set1置1，进行闹钟小时位设置，按一下键6，输出一个脉冲，小时位叫进1；将set1置0，进行闹钟分钟位设置，按一下键6，输出一个脉冲，分钟位进1。
4). 闹钟铃声：当时钟时、分“走”到与上面设置的闹钟的时、分一致时，comout 输出1，一分钟后时钟分与闹钟分不一致，comout输出0。
5). 报时设置：当时钟分位走到59，秒位走到51时，发出第一声512Hz响声，秒位走到53时，发出第二声512Hz响声，55第三声，57第四声，走到59秒时，发出1024Hz响声。
闹铃实现：当comout输入为1时，发出1024Hz响声，当comout 输入为0时，响声停止。
系统框图：3、系统以及模块硬件电路设计试验箱设备采用FLEX10K/EPF10K10L84-8(摸5)说明：引脚图4、系统的VHDL设计1）、分、秒模块（摸60计数器）程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity munite_and_second isport(clk: in std_logic;reset: in std_logic;--置0设置qh: out std_logic_vector(3 downto 0);--“秒”或“分”高位ql: out std_logic_vector(3 downto 0);--“秒”或“分”低位co: out std_logic);--为下一个模块提供脉冲end munite_and_second;architecture a of munite_and_second issignal qqh,qql: std_logic_vector(3 downto 0);beginprocess(clk)beginif(reset='0') thenqqh<="0000";qql<="0000";elsif(clk'event and clk='1') thenif(qqh="0101" and qql="1001") thenqqh<="0000"; qql<="0000"; co<='1';elsif(qql="1001") thenqql<="0000"; qqh<=qqh+1; co<='0';elseqql<=qql+1; co<='0';end if;end if;end process;qh<=qqh;ql<=qql;end a;2）、小时模块（模24计数器）程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity hour isport(clk: in std_logic;reset: in std_logic;hh: out std_logic_vector(3 downto 0);hl: out std_logic_vector(3 downto 0));end hour;architecture a of hour issignal hhh,hhl: std_logic_vector(3 downto 0);beginprocess(clk)beginif(reset='0') then—置零设置hhh<="0000"; hhl<="0000";elsif(clk'event and clk='1') thenif(hhh="0010" and hhl="0011") thenhhh<="0000"; hhl<="0000";elsif(hhl="1001") thenhhl<="0000"; hhh<=hhh+1;elsehhl<=hhl+1;end if;end if;end process;hh<=hhh; hl<=hhl;end a;3）、调时模块程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity adjust isport(clka,d0,sel: in std_logic;y: out std_logic);end adjust;architecture a of adjust isbeginprocess(clka,d0,sel)beginif(sel='1') then—调时控制y<=clka;--手动调时elsey<=d0;--时钟自动运行end if;end process;end a;记时调时电路图：4）、闹钟设置模块程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity clkset isport(hh,hl,mh,ml :in std_logic_vector(3 downto 0);setc,set1,f:in std_logic;bhg,bhd,bmg,bmd :buffer std_logic_vector(3 downto 0); comout :out std_logic);end clkset ;architecture behav of clkset isbegincom:process(hh,mh,hl,ml)beginif(bhg=hh and bhd=hl and bmg=mh and bmd=ml)thencomout<='1';--时钟和设置的闹钟比较，输出值elsecomout<='0';end if;end process;set:process(f)beginif(f'event and f='1')then—手动对闹铃进行设定if(setc='1' and set1='1')then—选择设定闹钟“时”if(bhg="0010" and bhd="0011")thenbhd<="0000";bhg<="0000";elsif(bhd="1001")thenbhd<="0000";bhg<=bhg+1;elsif(bhd<"1001")thenbhd<=bhd+1;end if;end if;end if;end process;process(f)beginif(f'event and f='1')then—手动设置闹钟if(setc='1' and set1='0')then—选择设置闹钟“分”if(bmg="0101" and bmd="1001")thenbmd<="0000";bmg<="0000";elsif(bmd="1001")thenbmd<="0000";bmg<=bmg+1;elsif(bmd<"1001")thenbmd<=bmd+1;end if;end if;end if;end process;end behav;电路：5）、显示模块程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity show isport(show1: in std_logic;hh,hl,mh,ml: in std_logic_vector(3 downto 0); high,low: out std_logic_vector(3 downto 0)); end ;architecture a of show isbeginprocess (show1)begincase show1 iswhen '1'=>high<=hh;low<=hl;--设置闹钟时选择显示“时”或“分”when others=>high<=mh;low<=ml;end case;end process;end a;电路：6）、报时模块程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity baoshi isport(mh,ml,sh,sl :in std_logic_vector(3 downto 0);f512hz,clk,comout :in std_logic;bell :out std_logic);end baoshi;architecture a of baoshi isbeginprocess(clk,mh,ml,sh,sl,f512hz)beginif(comout='1') then—闹铃控制bell<=clk;elsif(mh="0101"and ml="1001" )thenif(sh="0101") thenif(sl="1001") thenbell<=clk;--当59分59秒时，报时频率为clk频率elsif(sl="0001" or sl="0011" or sl="0101" or sl="0111")then--当59分51、53、55、57秒时，报时频率为f512频率bell<=f512hz;end if;elsebell<='0';end if;elsif(ml<"1001"or mh<"0101"or sh<"0101" )thenbell<='0';--当分钟小于59或者秒高位小于5时，不报时end if;end process;end a;电路：6）、分频模块程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity fenpin isport(clk:in std_logic;f512:out std_logic);end fenpin;architecture a of fenpin issignal tmp1: std_logic;beginprocess(clk)beginif(clk'event and clk='1')thentmp1<=not tmp1;--在上升沿时，temp1翻转end if;end process;f512<=tmp1;end a;电路：总仿真结果：5、结论以及结果说明1）运行环境：芯片名称：FLEX10K/EPF10LC84-8调试软件：MAX+PLUS II 10.2参数选取：CLOCK0=1Hz,CLOCK5=1kHz2)运行结果：当reset置0时，时钟时，分，秒全部置0，当reset置1时，时钟开始运行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
扬州大学能源与动力工程学院本科生课程设计题目：数字时钟设计课程：数字电子技术基础专业：电气工程及其自动化班级：电气8888班学号： 111712345姓名：提莫队长指导教师：年** 蒋**完成日期： 2013年6月14日总目录第一部分：任务书第二部分：课程设计报告第三部分：设计图纸第一部分任务书《数字电子技术基础》课程设计任务书一、课程设计的目的本课程是在学完《数字电子技术基础》、《数字电子技术实验》之后，集中一周时间，进行的复杂程度较高、综合性较强的设计课题的实践环节，通过该教学环节，要求达到以下目的：1.使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力；2.使学生基本掌常用电子电路的一般设计方法，提高电子电路的设计和实验能力；3.熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。
二、课程设计的要求1.设计时要综合考虑实用、经济并满足性能指标要求；2.必须独立完成设计课题；3.合理选用元器件；4.按时完成设计任务并提交设计报告。
三、课程设计进度安排1、方案设计；(半天)根据设计任务书给定的技术指导和条件，进行调查研究、查阅参考文献，进行反复比较和可行性论证，确定出方案电路，画出主要单元电路，数据通道，输入、输出及重要控制信号概貌的框图。
2、电路设计：(一天)根据方案设计框图，并画出详细的逻辑图3、装配图设计：(半天)根据给定的元器件，结合逻辑图，设计出电路制作的具体装配图(即绘出组件数量，管脚号以及器件布置的实际位置)。
同时配以必要的文字说明。
4、电路制作：(两天)对选定的设计，按装配图进行装配，调试实验。
5、总结鉴定：(一天)考核样机是否全面达到现定的技术指标，能否长期可靠地工作，并写出设计总结报。
四、设计题目及内容1、题目：数字时钟电路2、内容：（1）具有“时”“分”的数字显示时钟；（2）“秒”不作数字显示，只使“时”和“分”之间“：”间隔闪亮；（3）具有校分和校时功能；（4）具有整点报时功能（59分50秒开始间歇报时）。
五、设计要求1、用中小型规模集成电路设计出所要求的电路；2、在实验箱上安装、调试出所设计的电路；3、部分课题要求用可编程逻辑器件（FPGA/CPLD）设计实现；4、在EDA编程实验系统上完成硬件系统的功能仿真；5、写出设计、调试、总结报告。
六、器件与器材2、工具导线、镊子、剪刀、打火机等。
七、使用仪器设备1.YDNDI型数字电子综合设计实验系统；2.装有Multisim软件的PC;3.面包板等。
八、参考文献1、“数字电子技术基础”教材；2、有关“电子技术课程设计指导书”；3、“集成电路特性应用手册”；4、EDA技术使用教程；5、其他。
九、设计总结报告主要内容1、任务及要求；2、方案特点；3、各组成部分及工作原理(应结合框图写)；4、单元电路设计与调试；5、总逻辑图；6、总装配图；7、实验仿真结果；8、实验结果分析(画出必要的波形，进行测量精度和误差分析)；9、调试中出现问题的解决；10、改进意见及收获体会等。
第二部分课程设计报告目录1设计任务及要求 (8)2系统总体设计方案 (9)2.1总体设计方案 (9)2.2方案特点 (9)3控制电路设计 (10)3.1控制电路工作原理 (10)3.2参数计算 (10)3.3器件选型 (10)4 振荡电路设计 (11)4.1振荡电路工作原理 (11)4.2参数计算 (11)4.3器件选型 (11)5 计数电路设计 (12)5.1计数电路工作原理 (12)5.2参数计算 (13)5.3器件选型 (13)6 译码显示电路设计 (14)6.1译码显示电路工作原理 (14)6.2参数计算 (14)6.3器件选型 (14)7系统总体电路设计 (15)7.1系统总体电路 (15)7.2 电路说明 (15)8电路调试 (16)8.1振荡电路调试及实验结果分析 (16)8.2 计数电路调试及实验结果分析 (16)8.3 译码显示电路调试及实验结果分析 (16)8.4 控制电路调试及实验结果分析 (16)8.5 系统联调及实验结果分析 (16)9改进意见及收获体会 (18)10器件明细清单 (19)参考文献 (20)1设计任务及要求设计一个数字时钟电路，要求具有以下功能：1、具有“时”“分”的数字显示时钟；2、“秒”不作数字显示，只使“时”和“分”之间“：”间隔闪亮；3、具有校分和校时功能；4、具有整点报时功能（59分50秒开始间歇报时）。
2系统总体设计方案2.1总体设计方案数字钟是一个T=1s的计时仪器。
它由石英晶体振荡器、分频器、记数器、译码器、显示器和校时电路组成。
石英晶体振荡器产生的信号经过分频器产生秒脉冲，将秒脉冲送入计数器计数，计数结果通过译码器进行译码和输出。
数字电子钟的总体框图如下图所示：2.2方案特点经我们小组的周密分析和深入探讨，我们发现该电路主要实现3个功能：一、整点报时功能：由于器件缘故，有发光二极管代替蜂鸣器。
二、12小时制计时功能：时、分由四个七段数码管显示，秒由小数点显示。
三、校时校分功能：通过两个开关分别实现3控制电路设计3.1控制电路工作原理数字在使用前需要先进行校时、校分，然后才能让其正常工作计时，如图3.1.1分别是我们小组设计的校分、校时电路的原理图：图3.1.1校分、校时电路以校时电路为例，其工作原理为：通过单刀双掷开关J1将校时脉冲作为时钟计数器的输入信号，校时结束后拨动开关，将来自低一位（分钟计数器）的进位信号作为输入信号与时钟计数器的输入端相连，使其正常工作。
校时脉冲，可用由多级分频器产生的秒脉冲，也可以用人工触发计数器。
3.2参数计算参数均为固定器件参数，对照资料装配3.3器件选型两块单刀双掷开关、4片74LS160N4 振荡电路设计4.1振荡电路工作原理晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
石英晶体振荡振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振荡，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐振的频率即为晶体振荡器的固有频率。
如图4.1.1，将晶体与对称式谐振荡器中的耦合电容串联起来，就组成了所需要的石英晶体多谐振荡器。
图4.1.1通常，石英晶体多谐振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
振荡器输出4MHz信号，先送到10分频计数器（74LS160），经过6次10分频而获得4Hz的脉冲信号，再通过2个D触发器（74LS74）进行4分频变成1Hz。
如图4.1.2即为对由石英晶体多谐振荡器产生的脉冲信号进行分频产生秒脉冲的电路原理图。
4.2参数计算R1=R2=1KΩ；C1=0.01uF；C2=10pF；4MHz的石英晶振。
4.3器件选型2个1KΩ的电阻；1个0.01uF的电容；1个10pF的电容；1片74LS04，6片74LS160，1片74LS74。
5 计数电路设计5.1计数电路工作原理秒脉冲信号经过6级计数器，分别得到“秒”个位、“秒”十位、“分”个位、十位及“时”个位、十位的计时。
“秒”、“分”计数为60进制，小时为24进制。
1．计秒电路：如图5.1.1所示，首先将两片74LS160接成百进制计数器。
然后将电路的59状态译码产生置数端为0的信号，同时加到两片74LS160上，在下个计数脉冲（第60个输入脉冲）到达时，将0000同时置入两片74LS160中，从而得到六十进制计数器。
进位信号直接由与非门的输出端引出。
图5.1.12．计分电路：如图5.1.2所示，首先将两片74LS160接成百进制计数器，然后将电路的60状态译码产生置零信号加到2片74LS160的“LOAD”和“CLR”上，从而得到六十进制计数器。
进位信号直接有与非门的输出端引出。
图5.1.23.计时电路如图5.1.3所示，首先将两片74160连成一个一百进制计数器。
当计数器从全0状态开始计数，计入11个脉冲时，经与非门译码产生低电平信号立刻将两片74160同时置零，于是便得到了12进制计数器。
图5.1.35.2参数计算参数均为固定器件参数，对照资料装配5.3器件选型6片74LS160；2片74LS20。
6 译码显示电路设计6.1译码显示电路工作原理计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。
74LS48译码器对应的显示器是共阴（接地）显示器。
如图6.1.1所示即为译码显示电路的电路原理图。
图6.1.16.2参数计算高电压取5V6.3器件选型4片74LS48，4片BS207。
7系统总体电路设计7.1系统总体电路7.2 电路说明整个数字钟由时间计数电路、晶体振荡电路、校正电路组成。
以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。
由晶体振荡电路和分频电路产生1Hz的秒脉冲，将秒脉冲信号送人发光二极管和“秒”计数器电路。
8电路调试8.1振荡电路调试及实验结果分析要使电路具有整点报时功能，只需将“分”的到“59”时和“秒”到“50”时通过与非门相连接，然后连接到发光2级管就行了。
8.2 计数电路调试及实验结果分析将秒脉冲分别作为分钟/时钟计数器的输入信号，观测数码管的显示。
在实物测试时发现60进制的分钟计数器出现了显示60的状态，检查电路发现设计时出现逻辑错误。
不是将状态59而是60时的输出信号通过非门、与非门产生低电平，作为置数信号让电路清零.改接后发现问题解决，电路正常工作。
8.3 译码显示电路调试及实验结果分析结合计数电路一起观察检测。
起初发现分钟十位的显示管的一个二极管始终不亮，起初以为电路接线松动或开路，检查一遍后发现问题依然存在。
后来队员方国章提出来，可能是数码管的问题，更换数码管后发现显示正常。
8.4 控制电路调试及实验结果分析拨动开关J2对分钟进行校时，校时结束后再次拨动J2，之后拨动开关J3对时钟进行校时，校时结束后同样再次波动J3。
8.5 系统联调及实验结果分析在实验箱上组装电子钟，注意器件管脚的连接一定要准确，“悬空端”、“清零端”、“置1端”要正确处理。
当所有器件调试正常以后，观察电子钟是否准确正常工作。
主要故障现象分析和排除：（1）数码管能有显示，但不正常：①计数不正常：则先检查74LS48和74LS160集成电路块的16与8引脚间是否等于电源电压，（表笔要接到它们的引脚上，测量结果 5V，误差≤±0.1V）否则应查找原因。