频率计的设计
简易频率计设计(数电课设)
简易频率计设计1、设计目的综合运用数字电子技术相关知识设计具有指定用途的数字电路，学会由分立器件与集成电路组成电子电路的方法。
2、设计任务设计一简易频率计，要求如下：（1）频率测量范围：0—99Hz（2）输入电压幅度：300mv～5v（3）输入信号波形：方波、正弦波、三角波等周期信号（4）显示位数：2位3、设计要求（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图；（2）选择常用的电器元件（说明电器元件选择的过程和依据）；（3）对设计的电路进行仿真，验证各性能指标；（4）按照规范要求，按时提交课程设计报告，并完成答辩。
4、参考资料（l）李立主编. 电工学实验指导. 北京：高等教育出版社，2005（2）高吉祥主编. 电子技术基础实验与课程设计. 北京：电子工业出版社，2004（3）谢云等编著. 现代电子技术实践课程指导. 北京：机械工业出版社，2003目录一、设计方案的选择（原理） (3)二、电路设计计算与分析 (4)1.单元模块的设计 (4)（1）整形电路 (4)（2）时基电路 (6)（3）计数电路 (8)（4）锁存电路 (9)（5）译码显示电路 (9)2.电路中集成器件 (10)（1）555定时器 (11)（2）74HC160 (12)（3）74HC373 (13)（4）74LS48 (13)3.电路参数分析 (15)三、总结及心得 (16)四、附录： (17)五、参考文献 (19)一、设计方案的选择（原理）运用555定时器构成的多谐振荡器电路，使其产生时钟脉冲，即为有一定频率或周期的方波信号，再使用一个555定时器构成的施密特电路对待测波形进行调整，无论待测信号为方波、三角波还是正弦波都可以调成同一周期的方波信号，然后用一个与门将两个555产生的不同方波连接起来再与两个计数器连接，目的是为了当计数器在多谐震荡器输出一秒的高电平的情况下使计数器正确计数一秒内待测信号的高电平出现数目。
简易频率计的设计课程设计
简易频率计的设计课程设计一、课程目标知识目标：1. 理解并掌握频率的概念，了解频率在电子技术中的应用。
2. 学习简易频率计的设计原理，掌握相关电子元件的功能和连接方式。
3. 掌握简易频率计的电路图绘制方法，理解电路工作原理。
技能目标：1. 能够运用所学知识，设计并搭建一个简易频率计电路。
2. 学会使用相关测量工具和仪器，对简易频率计进行调试和优化。
3. 提高动手实践能力，培养解决实际问题的能力。
情感态度价值观目标：1. 培养学生对电子技术的兴趣，激发创新意识。
2. 培养学生团队合作精神，学会分享和交流。
3. 增强学生环保意识，养成爱护电子设备的好习惯。
本课程针对初中年级学生，结合电子技术基础知识，设计简易频率计课程。
通过本课程的学习，学生能够掌握频率相关知识，提高动手实践能力，培养创新意识和团队合作精神。
课程目标具体、可衡量，为后续教学设计和评估提供明确方向。
在教学过程中，注重理论与实践相结合，充分调动学生的主观能动性，培养符合时代需求的技能型人才。
二、教学内容1. 频率概念及其应用：介绍频率的定义、单位，频率在电子技术中的应用。
相关教材章节：第一章第三节“频率与周期”2. 简易频率计设计原理：讲解简易频率计的工作原理，分析电路中各元件的作用。
相关教材章节：第二章第五节“简易频率计的设计与应用”3. 电子元件及电路连接：学习常用电子元件的功能、符号及使用方法，掌握电路连接技巧。
相关教材章节：第二章第一节“常用电子元件”和第二节“电路的连接方法”4. 简易频率计电路图绘制：学习电路图的绘制方法，根据设计原理绘制简易频率计电路图。
相关教材章节：第二章第四节“电路图的绘制”5. 电路搭建与调试：动手搭建简易频率计电路，使用测量工具进行调试，优化电路性能。
相关教材章节：第三章第二节“电路搭建与调试方法”6. 实践操作与总结：分组进行实践操作，交流心得体会，总结课程所学内容。
相关教材章节：第三章第三节“实践操作与总结”教学内容安排和进度：第一课时：频率概念及其应用，简易频率计设计原理第二课时：电子元件及电路连接，简易频率计电路图绘制第三课时：电路搭建与调试，实践操作与总结教学内容科学系统，注重理论与实践相结合，旨在帮助学生掌握简易频率计的设计与应用，培养动手实践能力和创新意识。
简易频率计设计
（ LOAD)。
（1）计数使能信号（TSTEN）：对频率计的每一计数器CNT10的 ENA使能端进行同步控制。当TSTEN为高电平时，允许计数；为 低电平时停止计数，并保持其所计的脉冲个数。 （2）锁存信号（LOAD):停止计数期间，首先需要一个锁存信号 LOAD的上跳沿将计算器在前一秒的计数值锁存进32位锁存器 REG32B中，并由外部的7段译码器译出，并稳定显示。 （3）清零信号（CLR_CNT）：在每次测量前对计数模块进行复 位，以清除上次测量的结果，该复位信号高电平有效，持续半 个时钟周期的时间。
五、实验报告要求
1 画出顶层原理图 2 对照频率计波形图分析电路工作原理 3 写出各功能模块的VHDL语言源程序 4 书写实验报告时应结构合理，层次分明，在分析时注 意语言的流畅。
锁存器（REG32B)：动态显示程序
附：动态显示模块
附：译码显示
顶层原理图
4、实验引脚设定及现象
将拔码开关AS(1)设置位“ＯＮ”
引脚锁定 Ａ(1７) Ｂ(1８) Ｃ(1９) Ｄ(２１) Ｅ(２２) Ｆ(２３) Ｇ(２４) Ｈ(２５) ＣＬＫ（１）ＣＬＲ（54）ＣＫＤＳＰ（２） fryin(43) Ｙ０（５）Ｙ１（６）Ｙ２（７）Ｙ３（８）Ｙ４（９） Ｙ５（１０）Ｙ６（１１）Ｙ７（１６）
控制模块程序
2计数模块（CNT10)
设计要求：十进制计数模块用于在单位时间中对输入信号的脉 冲进行计数，该模块有一时钟使能端ENA，用于锁存计数值。当 高电平时计数允许，低电平时禁止计数。（由8个CNT10组成）
8位十进制频率计的设计
8位十进制频率计的设计1.设计原理频率计的设计原理基于信号计数和数码显示。
通过对输入信号进行计数，并将计数结果转换为十进制形式进行显示，从而实现对频率的测量。
2.电路构成输入电路负责对输入信号进行放大、滤波和适配等处理，以保证输入信号的准确性和稳定性。
计数电路负责对输入信号进行计数和计数结果的存储。
显示电路负责将计数结果转换为十进制形式，并驱动数码显示器进行显示。
控制电路负责对电路的各个模块进行协调控制和时序控制。
3.工作过程当输入信号到达频率计时，输入电路将信号进行处理，并传递给计数电路。
计数电路对输入信号进行计数，并将计数结果存储在计数寄存器中。
当达到指定的计数时间后，控制电路将计数寄存器中的数值传递给显示电路。
显示电路将计数结果进行解码转换，并驱动数码显示器进行显示。
4.性能优化为了提高8位十进制频率计的性能和精度，可以采取以下几种优化措施。
a)输入电路的设计应具有较高的增益和较好的滤波特性，以保证输入信号的准确性和稳定性。
b)计数电路的设计应具有较高的计数速度和较大的计数范围，以适应不同频率信号的计数需求。
c)显示电路的设计应具有较高的解码精度和较好的驱动能力，以保证数码显示器的准确显示。
d)时序控制应合理设计，以保证各个模块之间的协调和同步，避免时序冲突和干扰。
e)程序算法的优化也是提高频率计性能的关键，可以通过优化计数算法和数据处理方式等方面来提高系统的效率和响应速度。
总之，8位十进制频率计的设计需要考虑输入电路、计数电路、显示电路和控制电路等多个方面的因素，同时还需要合理优化和调整各个模块的设计和工作方式，以提高频率计的性能和精度。
基于单片机简易频率计设计
基于单片机简易频率计设计一、前言频率计是一种测量电信号频率的仪器，其应用广泛。
本文将介绍如何基于单片机设计一个简易的频率计。
二、设计思路本次设计采用单片机作为核心控制芯片，通过捕获输入信号的上升沿和下降沿来计算出信号的周期，从而得到信号的频率。
具体实现过程如下：1. 选择合适的单片机选择一款适合本次设计要求的单片机，需要考虑其性能、价格、易用性等因素。
常见的单片机有STC89C52、AT89C51等。
2. 硬件电路设计硬件电路主要包括输入端口、捕获定时器模块、显示模块等。
其中输入端口需要接收待测信号，捕获定时器模块用于捕获信号上升沿和下降沿的时间，显示模块则用于显示测得的频率值。
3. 软件程序设计软件程序主要包括初始化程序、捕获中断服务函数和主函数等。
其中初始化程序用于设置捕获定时器模块和显示模块参数，捕获中断服务函数则是实现对输入信号上升沿和下降沿时间的捕获与计算，主函数则用于控制程序流程和显示结果。
三、硬件设计1. 输入端口设计输入端口需要接收待测信号，一般采用BNC接头。
由于输入信号可能存在较高的电压和噪声，因此需要加入滤波电路以保证输入信号的稳定性。
2. 捕获定时器模块设计捕获定时器模块是本次设计的核心部分，其主要功能是捕获输入信号的上升沿和下降沿时间，并通过计算得到信号周期和频率值。
常见的捕获定时器模块有16位定时器/计数器、32位定时器/计数器等。
在本次设计中，我们选择了16位定时器/计数器。
3. 显示模块设计显示模块主要用于显示测得的频率值。
常见的显示模块有LED数码管、LCD液晶屏等。
在本次设计中，我们选择了LCD液晶屏。
四、软件程序设计1. 初始化程序初始化程序主要包括设置捕获定时器模块参数、设置LCD液晶屏参数等。
2. 捕获中断服务函数捕获中断服务函数是实现对输入信号上升沿和下降沿时间的捕获与计算，其具体实现过程如下：（1）当捕获定时器模块捕获到输入信号上升沿时，记录当前时间值。
频率计设计全过程
频率计设计全过程一、前言本文以AT89C51单片机为控制器件的频率测量方法,并用汇编语言进行设计,采用单片机智能控制,结合外围电子电路,得以高低频率的测量。
根据频率计的特点,可广泛应用于各种测试场所。
二、系统概述本文设计了一种基于单片机的简易数字频率计。
(一)系统设计任务设计一简易数字频率计,其基本要求是: (1)被测信号可以是正弦波、三角波、方波。
(2)频率测量范围为0.1HZ-10MHZ信号。
(3)频率测量准确度:公式。
(4)显示方式为六位十进制数显示。
(5)使用PROTEUS软件进行仿真。
(二)系统组成频率计由单片机AT89C51、信号预处理电路、测量数据显示电路和系统软件所组成,其中信号预处理电路包含待测信号放大、波形变换、波形整形和分频电路。
系统软件包括测量初始化模块、显示模块、信号频率测量模块、量程自动转换模块、信号周期测量模块、信号定时器中断服务模块、二进制数到BcD码转换模块。
(三)系统原理频率的定义是:单位时间(1S)内周期信号的变化次数。
若在一定时间间隔T内测得周期信号的重复变化次数为N,则其频率为f=N/T。
本频率计的设计以AT89C51单片机为核心,利用它内部的定时/计数器完成待测信号频率、周期的测量。
单片机AT89C51内部具有2个16位定时/计数器,定时/计数器的工作可以由编程来实现定时、计数和产生计数溢出中断要求的功能。
在构成为定时器时每个机器周期加1(使用12MHZ时钟时,每IUS加1),这样以机器周期为基准可以用来测量时间间隔。
在构成计数器时,在相应的外部引脚发生从1到0的跳变时计数器加1,这样在计数闸门的控制下可以用来测量待测信号的频率,外部输入每个机器周期被采样一次,这样检测一次从1到0的跳变至少需要2个机器周期(24个振荡周期),所以最大计数速率为时钟频率的1/24(使用12MHZ时钟时,最大计数速率为500KHZ)。
定时/计数器的工作由相应的运行控制位TR控制,当TR置1,定时/计数器开始计数;当TR清0,停止计数。
数字频率计设计报告
数字频率计设计报告数字频率计设计报告一、设计目标本次设计的数字频率计旨在实现对输入信号的准确频率测量，同时具备操作简单、稳定性好、误差小等特点。
设计的主要目标是实现以下功能：1. 测量频率范围：1Hz至10MHz；2. 测量精度：±0.1%；3. 具有数据保持功能，可在断电情况下保存测量结果；4. 具有报警功能，可设置上下限；5. 使用微处理器进行控制和数据处理。
二、系统概述数字频率计系统主要由以下几个部分组成：1. 输入信号处理单元：用于将输入信号进行缓冲、滤波和整形，以便于微处理器进行准确处理；2. 计数器单元：用于对输入信号的周期进行计数，并通过微处理器进行处理，以得到准确的频率值；3. 数据存储单元：用于存储测量结果和设置参数；4. 人机交互单元：用于设置参数、显示测量结果和接收用户输入。
三、电路原理数字频率计的电路原理主要包括以下步骤：1. 输入信号处理：输入信号首先进入缓冲器进行缓冲，然后通过低通滤波器进行滤波，去除高频噪声。
滤波后的信号通过整形电路进行整形，以便于微处理器进行计数。
2. 计数器单元：整形后的信号输入到计数器，计数器对信号的周期进行计数。
计数器的精度直接影响测量结果的精度，因此需要选择高精度的计数器。
3. 数据存储单元：测量结果和设置参数通过微处理器进行处理后，存储在数据存储单元中。
数据存储单元一般采用EEPROM或者Flash 存储器。
4. 人机交互单元：人机交互单元包括显示屏和按键。
用户通过按键设置参数和查看测量结果。
显示屏用于显示测量结果和设置参数。
四、元器件选择根据系统设计和电路原理，以下是一些关键元器件的选择：1. 缓冲器：采用高性能的运算放大器，如OPA657；2. 低通滤波器：采用一阶无源低通滤波器，滤波器截止频率为10kHz；3. 整形电路：采用比较器，如LM393；4. 计数器：采用16位计数器，如TLC2543；5. 数据存储单元：采用EEPROM或Flash存储器，如24LC64；6. 显示屏：采用带ST7565驱动的段式液晶显示屏，如ST7565R。
基于单片机的频率计的设计
基于单片机的频率计的设计一、频率计的基本原理频率是指单位时间内信号周期性变化的次数。
频率计的基本原理就是在一定的时间间隔内对输入信号的脉冲个数进行计数，从而得到信号的频率。
常用的测量方法有直接测频法和间接测频法。
直接测频法是在给定的闸门时间内测量输入信号的脉冲个数，计算公式为：频率＝脉冲个数／闸门时间。
这种方法适用于测量高频信号，但测量精度会受到闸门时间和计数误差的影响。
间接测频法是先测量信号的周期，然后通过倒数计算出频率。
其适用于测量低频信号，但测量速度较慢。
在实际设计中，通常会根据测量信号的频率范围选择合适的测量方法，或者结合两种方法来提高测量精度和范围。
二、系统硬件设计1、单片机选型在基于单片机的频率计设计中，单片机是核心控制部件。
常用的单片机有 51 系列、STM32 系列等。
选择单片机时需要考虑其性能、资源、价格等因素。
例如，对于测量精度和速度要求不高的应用，可以选择51 单片机；而对于复杂的系统，可能需要选择性能更强的 STM32 单片机。
2、信号输入电路为了将输入信号接入单片机，需要设计合适的信号输入电路。
一般需要对输入信号进行放大、整形等处理，使其成为标准的脉冲信号。
常见的整形电路可以使用施密特触发器来实现。
3、显示电路频率计的测量结果需要通过显示电路进行显示。
常用的显示器件有液晶显示屏（LCD）和数码管。
LCD 显示效果好，但驱动较为复杂；数码管显示简单直观，驱动相对容易。
4、时钟电路单片机需要一个稳定的时钟信号来保证其正常工作。
时钟电路可以采用外部晶振或内部振荡器，根据系统的精度和稳定性要求进行选择。
5、复位电路为了确保单片机在系统启动时能够正常初始化，需要设计复位电路。
复位电路可以采用上电复位和手动复位两种方式。
三、系统软件设计1、主程序流程系统启动后，首先进行初始化操作，包括设置单片机的工作模式、初始化显示、设置定时器等。
然后进入测量循环，等待输入信号，在给定的闸门时间内进行计数，并计算频率，最后将结果显示出来。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
赣南师院物理与电子信息学院数字电路课程设计报告书姓名：班级：09电子信息工程本科班学号：时间：2010年 6 月5 日设计题目：频率计的设计1．设计要求1.1 计数器被测信号的频率范围为1—99Hz；1.2 用二位数码管显示测量数据；1.3 设计计数频率时间为2s；1.4需要有保持时间，以便读取被测信号的频率显示值。
2．设计方案的选择与论证2.1设计思路（原理图）图2.1 简易数字频率计的组成框图2.2设计方案的选择方案一：整个电路综合使用了与门、非门、555定时器、显示器、74LS48译码器、74LS273锁存器、74LS90计数器等等的逻辑器件和施密特、可重触发器等模拟电子器件来实现设计要求且可用三位显示。
图方案二：采用CD40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器功能来替代74LS48译码器、74LS273锁存器从而使电路变得简单易行。
方案三：采用80C51单片机以及外加电路实现频率计数功能。
初步想法是利用定时计数器对外部脉冲进行频率计数。
经比较，方案一是传统的数字频率计设计方法，但是其中涉及器件多，将整体电路分成了多个模块，焊电路板时不易合理进行分部，制造工艺困难且成本高；方案二中采用CD40110可以将冗杂的电路化简，可以减少器件，降低成本，使焊接电路更美观的同时，让电路进行调试时可以更容易发现问题所在。
对比之下，方案三应是三个方案之中涉及原件最少的方案，鉴于方案三中主要所涉及的软件编程以及外加电路处理还没有较为深刻的认识，所以最后决定采用方案二进行整体电路的设计，同时加强个人硬件设施方面的能力。
3．单元电路设计与分析3.1 简易数字频率计设计的基本原理：所谓频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。
其最基本的工作原理为：在特定时间间隔T 内测得被测信号的周期个数为N 时，则被测信号的频率可表示为f=N/T频率计主要由四个部分构成：放大整形电路，时基电路，逻辑控制电路，锁存器。
在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形操作之后形成特定周期的窄脉冲，送到主门的一个输入端。
主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。
在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。
3.2 数字频率的设计3.2.1 放大整形电路放大整形电路由晶体管3DG100与74LS00或CD4011等组成，其中3DGl00组成放大器将输入频率。
为f x 的周期信号如正弦波、三角波等进行放大，与非门74LS00构成施密特触发器，它对放 大器的输出信号进行整形，使之成为矩形 脉冲。
或直接输入一个矩形脉冲。
图3.2.1 放大整形电路3.2.2 时基电路555定时器应用为多谐振荡电路时，当电源接通Vcc 通过电阻R1.R2向电容C 充电，其上电压按指数规律上升，当u 上升至2/3Vcc ，会使比较器C1输出翻转，输出电压为零，同时放电管T 导通，电容C 通过R2放电；当电容电压下降到1/3Vcc ，比较器C2工作输出电压变为高电平，C 放电终止，Vcc 通过R1。
R2又开始充电；周而复始，形成振荡。
则其振荡周期与充放电时间有关，也就是与外接元件有关，不受电源电压变化影响。
输出波形的振荡周期可用过渡过程公式计算：:1tw ()V V u CC C 30=、()V u CC C =∞、()C R R t 211+=当1tw t =时， 把()312V u CC C tw =代入三要素方程。
于是可解出:()217.01R R tw += ，又:2tw ()V V u CC C 302=、 ()V u C 0=∞ 、RbC t =1当2tw t =时，()32V u CC C tw =代入公式,于是可解出：C tw R b 7.02=振荡周期 ()()s C R R tw tw T 22217.021=+=+=T于是为了产生周期为2秒的脉冲，可以使Ω=k R 201、Ω=k R 22、F C μ100=同时可以通过调节RP 来使得555产生的振荡频率在)1Hz —4Hz ，即实现秒脉冲进行计数，同时方波信号的高电平持续时间长，低电平持续时间短，NE555的3号脚输出频率为2 Hz 的秒脉冲。
时基电路的作用是产生一个标准时间信号（高电平持续时间为 1s ），由定时器555构成的多谐振荡器产生。
若振荡器的频率 f 0 = 1/(t 1 +t 2 )= 0.8Hz ，则振荡器的输出波形如图1中的波形II 所示，其中t 1=2s ，t 2=0.25s 。
由公式t 1=0.7(R 1+R 2)C 和t 2=0.7R 2C ，可计算出电阻R 1、R 2及电容C 的值如图3.2.2图3.2.2 NE555产生秒脉冲3.2.3 二分频电路由数字电路的学习课程可知，将2号引脚与6号引脚连接在一起可以构成D 触发器，则可以构成二分频电路，由于该课程设计持续时间为2秒，则记得的频率数据则是实际的2倍，因此，在此电路设计中应当增加一个二分频电路，使得数码管显示的数字与输入的实际脉冲频率一致。
图3.2.3 D触发器分频电路图十进制计数／分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期。
CD4017有10个输出端（O0～O9）和1个进位输出端～O5-9。
每输入10个计数脉冲，可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。
RST（图中为15号脚R）为清零端，当在RST端上加高电平或正脉冲时其输出为高电平，其余输出端（O1～O9）均为低电平。
当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。
当555的3号端输出的方波振荡信号经F3反向之后，作为控制信号加到4017的CLK端（图中为14号脚）产生时序控制信号，从而实现2s内的脉冲计数，即频率检测，数字的保持及自动清零。
当F3输出端输出第一个高电平脉冲信号时，这个脉冲使得Q1输出端由低电平变为高电平，在4017的第二个脉冲到来之前Q1将一直保持高电平。
当第三个脉冲到来时，Q2端变为低电平，Q3端变为高电平，但由于Q3端与4017的清零端连接，这个高电平使4017清零Q1， Q2， Q3，端图3.2.4 CD4017芯片图全变为低电平，而4017的Q3端输出瞬间高电平通过二极管加到了40110的清零端，使得计数器及数显清零，以便下次重新计数。
（注：此处所说的Q1~Q9即为图中的Y0~Y9）3.2.5 锁存及译码显示电路40110 为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能。
40110 有2 个计数时钟输入端CPU 和CPD 分别用作加计数时钟输入和减计数时钟输入。
由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工作时，另一个时钟输入端可以是任意状态。
40110 的进位输出CO 和借位输出BO 一般为高电平，当计数器从0～9时，BO 输出负脉冲；从9～0 时CO 输出负脉冲。
在多片级联时，只需要将CO 和BO分别接至下级40110 的CPU 和CPD 端，就可组成多位计数器。
引出端符号：BO 借位输出端，CO 进位输出端，CPD 减计数器时钟输入端，CPU 加计数器时钟输入端，CR 清除端，/CT 计数允许端，/LE 锁存器预置端，VDD 正电源，Vss 地，Ya~6g 锁存译码输出端。
如图3.2.5在当第三个脉冲到来之前，Q2输出端保持高电平时间为2秒，即为数字保持时间，可在2秒读取被测信号的频率显示值。
第三个脉冲到来之后，当4017的Q3端输出瞬间高电平时，通过二极管加到了CD40110（1），（2）的清零端，使得计数器及数显清零，以便下次重新计数。
所以CD40110在电路中起到了计数，锁存，译码的多重功能作用。
图3.2.5 CD40110芯片图4 电路图及设计文件4.1时基电路部分原理图图4.1时基电路部分4.2分频电路功能部分原理图图4.2分频电路部分4.3计数功能部分原理图图4. 3计数功能部分原理图4.4译码锁存显示原理图图 4. 4译码锁存显示原理图4.5 总设计电路原理图图4.5简易数字频率计数器总设计原理图5.电路的安装与调试将所焊接作品的电源(实际电源大约5~7V即可)以及地线都接好，2位数码管将无规律的跳变，但具有停留在某一数字1-2秒的功能，即具有锁存的功能，当通过调节秒脉冲发生器，即555时基电路，可以调节CP脉冲的频率使得函数信号发生器输出的方波频率与2位共阴的数码管显示的频率相同，然后改变函数信号发生器的输出频率在0—99Hz变化，这时数码管显示的频率也将会随着改变，并显示的频率与函数信号发生器显示的频率相同。
允许有细小范围内的误差存在，若函数信号发生器显示方波频率为24Hz，则数码管显示频率也大致为24Hz.则表明该电路设计实现了数字频率计的功能。
6. 元件清单7. 设计心得及体会通过这次数字电路课程设计的制作，整个设计过程，我查找了许多的资料，同时也像参加了电子竞赛的同学请教了一番，得到一个思想：每一个设计都应想着怎样用最少的材料和资源来实现每一个设计功能！如果用单片机来实现这个课程设计或许会更精简，但刚开始的时候我的单片机课程学习并不是十分扎实，感到相当可惜。
于是，比较了几种方案，最终决定选择用集锁存，加减计数，译码等功能于一体的CD40110芯片，从而使得设计简化了很多，并且可以代替计数和译码等芯片。
通过这个设计过程，不仅加深了我对数字电路基础这门课程的理解，强化了我对相关知识的记忆，而且提高了我对所学知识的应用能力以及爱好，激发了我对这门课程的热爱。
另外，在设计的过程中，通过使用各种学习、应用软件，例如：word、Protel99SE等，我发现自己对这些软件工具的使用也越来越熟练。
通过这次设计，我知道了独立思考问题的重要性，从中发现自己的优势和不足，但是我也勉励自己要不断进步，并对未来充满信心和希望。
另外，在学习的过程中，又一次验证了一歌道理，我们应当怀着谦虚的态度不断地去向他人学习和请教，只有这样才可以更加地完善自己！还有就是我们应该严肃谨慎地对待每一个细节，在实验测试的过程中，线路的连接要仔细，只要一不小心，连错了线就容易致使芯片爆炸或者元件受损，特别是在线路较多的时候，犯下这种错误，则会引发不必要的麻烦。
综上，本次课程设计，不仅使我对数字电路有了更进一步的熟悉与理解，同时也加强了我的思维能力和动手设计的能力。