频率计设计方法
简单数字频率计的设计与制作
简单数字频率计的设计与制作1结构设计与方案选择1.1设计要求（1）要求用直接测量法测量输入信号的频率（2）输入信号的频率为1～9999HZ1.2设计原理及方案数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。
所谓频率就是在单位时间（1s）内周期信号的变化次数。
若在一定时间间隔T内测得周期信号的重复变化次数为N，则其频率为f=N/T（1-1）据此，设计方案框图如图1所示：图1 数字频率计组成框图图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率等于被。
时间基准信号发生器提供标准的时间脉冲信号，若其周期为测信号的频率fＸ1s，则们控电路的输出信号持续时间亦准确的等于1s。
闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。
秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计= N Hz。
数，所以被测频率fＸ被测信号f经整形电路变成计数器所要求的脉冲信号○1，其频率与被测信Ｘ号的频率相同。
时基电路提供标准时间基准信号○2，其高电平持续时间t1=1 秒，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。
若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率f=NHz,如图2（a）所示，即为数字频率计的组成框图。
图2（a）数字频率计的组成框图图2（b）数字频率计的工作时序波形逻辑控制单元的作用有两个：其一，产生清零脉冲④，使计数器每次从零开始计数；其二，产生所存信号⑤，是显示器上的数字稳定不变。
这些信号之间的时序关系如图2（b）所示数字频率计由脉冲形成电路、时基电路、闸门电路、计数锁存和清零电路、译码显示电路组成。
1.3数字频率计的主要技术指标1.3.1 频率准确度:一般用相对误差来表示，本文设计的频率准确度并没有要求。
简易数字频率计设计
简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。
本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。
设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。
计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。
第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。
比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。
第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。
第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。
完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。
以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。
基于单片机的频率计设计
基于单片机的频率计设计一、频率计的基本原理频率的定义是单位时间内信号周期变化的次数。
要测量一个信号的频率，通常需要对其周期进行测量，然后通过计算得出频率值。
常见的测量频率的方法有直接测频法和间接测频法。
直接测频法是在一定的时间间隔内，对输入信号的脉冲个数进行计数，从而得到频率值。
间接测频法则是先测量信号的周期，然后通过倒数计算出频率。
在基于单片机的频率计设计中，通常采用直接测频法。
通过单片机内部的定时器和计数器功能，对输入信号的脉冲进行计数，并结合定时时间，计算出输入信号的频率。
二、硬件设计1、单片机选择在本设计中，选择一款常见的单片机，如 STC89C52 单片机。
它具有丰富的资源，包括定时器、计数器、I/O 端口等，能够满足频率计的设计需求。
2、信号输入电路为了将外部输入的信号引入单片机，需要设计一个信号调理电路。
该电路包括限幅、滤波和整形等部分，以保证输入信号的稳定性和可靠性。
限幅电路用于限制输入信号的幅度，防止过大的信号损坏单片机。
滤波电路可以去除输入信号中的噪声和干扰。
整形电路将输入的不规则信号整形成标准的方波信号，便于单片机进行计数。
3、显示电路为了将测量得到的频率值显示出来，需要选择合适的显示器件。
常见的显示器件有液晶显示屏（LCD）和数码管。
在本设计中，采用八位共阳极数码管作为显示器件。
通过单片机的 I/O 端口控制数码管的段选和位选，实现频率值的动态显示。
4、电源电路为整个系统提供稳定的电源是保证系统正常工作的关键。
可以使用常见的 5V 直流电源适配器，通过稳压芯片将输入电压转换为单片机和其他器件所需的稳定电压。
三、软件设计1、主程序流程主程序首先进行系统初始化，包括单片机内部资源的初始化、定时器和计数器的初始化、I/O 端口的初始化等。
然后，等待外部输入信号的到来。
当检测到输入信号的上升沿时，启动定时器和计数器开始工作。
在定时时间结束后，读取计数器的值，并计算出频率值。
最后，将频率值转换为十进制，并通过显示电路显示出来。
基于单片机简易频率计设计
基于单片机简易频率计设计一、前言频率计是一种测量电信号频率的仪器，其应用广泛。
本文将介绍如何基于单片机设计一个简易的频率计。
二、设计思路本次设计采用单片机作为核心控制芯片，通过捕获输入信号的上升沿和下降沿来计算出信号的周期，从而得到信号的频率。
具体实现过程如下：1. 选择合适的单片机选择一款适合本次设计要求的单片机，需要考虑其性能、价格、易用性等因素。
常见的单片机有STC89C52、AT89C51等。
2. 硬件电路设计硬件电路主要包括输入端口、捕获定时器模块、显示模块等。
其中输入端口需要接收待测信号，捕获定时器模块用于捕获信号上升沿和下降沿的时间，显示模块则用于显示测得的频率值。
3. 软件程序设计软件程序主要包括初始化程序、捕获中断服务函数和主函数等。
其中初始化程序用于设置捕获定时器模块和显示模块参数，捕获中断服务函数则是实现对输入信号上升沿和下降沿时间的捕获与计算，主函数则用于控制程序流程和显示结果。
三、硬件设计1. 输入端口设计输入端口需要接收待测信号，一般采用BNC接头。
由于输入信号可能存在较高的电压和噪声，因此需要加入滤波电路以保证输入信号的稳定性。
2. 捕获定时器模块设计捕获定时器模块是本次设计的核心部分，其主要功能是捕获输入信号的上升沿和下降沿时间，并通过计算得到信号周期和频率值。
常见的捕获定时器模块有16位定时器/计数器、32位定时器/计数器等。
在本次设计中，我们选择了16位定时器/计数器。
3. 显示模块设计显示模块主要用于显示测得的频率值。
常见的显示模块有LED数码管、LCD液晶屏等。
在本次设计中，我们选择了LCD液晶屏。
四、软件程序设计1. 初始化程序初始化程序主要包括设置捕获定时器模块参数、设置LCD液晶屏参数等。
2. 捕获中断服务函数捕获中断服务函数是实现对输入信号上升沿和下降沿时间的捕获与计算，其具体实现过程如下：（1）当捕获定时器模块捕获到输入信号上升沿时，记录当前时间值。
基于AT89C51单片机频率计的设计（含程序）
AT89C51单片机频率计的设计摘要基于在电子领域内,频率是一种最基本的参数,并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。
由于频率信号抗干扰能力强、易于传输，可以获得较高的测量精度。
因此,频率的测量就显得尤为重要，测频方法的研究越来越受到重视。
频率计作为测量仪器的一种，常称为电子计数器，它的基本功能是测量信号的频率和周期频率计的应用范围很广,它不仅应用于一般的简单仪器测量,而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。
随着微电子技术和计算机技术的迅速发展，特别是单片机的出现和发展，使传统的电子侧量仪器在原理、功能、精度及自动化水平等方面都发生了巨大的变化，形成一种完全突破传统概念的新一代侧量仪器。
频率计广泛采用了高速集成电路和大规模集成电路，使仪器在小型化、耗电、可靠性等方面都发生了重大的变化。
目前,市场上有各种多功能、高精度、高频率的数字频率计,但价格不菲。
为适应实际工作的需要,本次设计给出了一种较小规模和单片机(AT89C51)相结合的频率计的设计方案,不但切实可行,而且体积小、设计简单、成本低、精度高、可测频带宽，大大降低了设计成本和实现复杂度。
频率计的硬件电路是用Ptotues绘图软件绘制而成，软件部分的单片机控制程序，是以KeilC做为开发工具用汇编语言编写而成，而频率计的实现则是选用Ptotues仿真软件来进行模拟和测试。
关键词：单片机；AT89C51；频率计；汇编语言选题的目的意义数字频率计的主要功能是测量周期信号的频率。
其基本原理就是用闸门计数的方式测量脉冲个数。
频率是单位时间（ 1s ）内信号发生周期变化的次数。
如果我们能在给定的 1s 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
基于multisim数字频率计设计
基于multisim数字频率计设计
在Multisim中设计数字频率计（Digital Frequency Counter），可以使用计数器和时钟信号来实现频率测量。
下面是一种基本的设计方法：
打开Multisim软件并创建一个新的电路设计。
从元件库中选择一个计数器元件（如74LS90或74HC161），将其放置在工作区中。
从元件库中选择一个时钟源元件（如信号发生器），将其放置在工作区中。
连接时钟源元件的输出端口到计数器元件的时钟输入端口。
根据计数器元件的位数，选择需要读取的输出位（如4位或8位），并连接到合适的显示元件（如7段数码管或LED灯）。
连接电源和接地。
配置时钟源元件的频率，以模拟待测信号的频率。
运行电路模拟，并观察数码管或LED灯上显示的计数值。
根据计数值和计数时间，可以通过简单的计算得到频率值。
这是一个简单的数字频率计的设计示例。
具体的设计过程和连接方式可能因使用的元件型号和Multisim版本而有所不同。
根据具体需求，您可以进行进一步的调整和改进，例如添加显示切换按钮、改
善精度和稳定性等。
请注意，这只是一个基本的设计示例，实际设计中可能需要考虑更多因素，如输入信号的幅值范围、滤波和抗干扰能力等。
根据具体需求，可能需要使用更复杂的电路和元件。
建议在设计和实施之前进行充分的研究和验证。
基于 fpga 的数字频率计的设计与实现
基于 FPGA 的数字频率计的设计与实现随着现代科技的不断发展，我们对数字信号处理的需求也越来越高。
数字频率计作为一种用来测量信号频率的仪器，在许多领域有着广泛的应用，包括无线通信、雷达系统、声音处理等。
在这些应用中，精确、高速的频率测量常常是至关重要的。
而基于 FPGA 的数字频率计正是利用了 FPGA 高速并行处理的特点，能够实现高速、精确的频率计算，因此受到了广泛关注。
本文将从设计思路、硬件实现和软件调试三个方面，对基于 FPGA 的数字频率计的设计与实现进行详细讲解。
一、设计思路1.1 频率计原理数字频率计的基本原理是通过对信号进行数字化，然后用计数器来记录单位时间内信号的周期数，最后根据计数器的数值和单位时间来计算信号的频率。
在 FPGA 中，可以通过硬件逻辑来实现这一过程，从而实现高速的频率计算。
1.2 FPGA 的优势FPGA 作为一种可编程逻辑器件，具有并行处理能力强、时钟频率高、资源丰富等优点。
这些特点使得 FPGA 在数字频率计的实现中具有天然的优势，能够实现高速、精确的频率测量。
1.3 设计方案在设计数字频率计时，可以采用过采样的方法，即对输入信号进行过取样，得到更高精度的测量结果。
还可以结合 PLL 锁相环等技术，对输入信号进行同步、滤波处理，提高频率测量的准确性和稳定性。
二、硬件实现2.1 信号采集在 FPGA 中，通常采用外部 ADC 转换芯片来对输入信号进行模数转换。
通过合理的采样率和分辨率设置，可以保证对输入信号进行精确的数字化处理。
2.2 计数器设计频率计最关键的部分就是计数器的设计。
在 FPGA 中，可以利用计数器模块对输入信号进行计数，并将计数结果送入逻辑单元进行进一步的处理。
2.3 频率计算通过对计数结果进行适当的处理和归一化，可以得到最终的信号频率。
在这一过程中，需要注意处理溢出、误差校正等问题，以保证频率测量的准确性和稳定性。
三、软件调试3.1 FPGA 开发环境在进行基于 FPGA 的数字频率计设计时，可以选择常见的开发工具，例如 Xilinx Vivado 或 Quartus II 等。
基于51单片机数字频率计的设计
基于51单片机数字频率计的设计在电子技术领域中，频率计是一种常见的测试仪器，它可以用来测量信号的频率。
在本文中，我们将通过介绍基于51单片机数字频率计的设计实现来了解它的工作原理和设计流程。
1. 确定设计需求在进行任何项目之前，我们需要明确自己的设计需求。
对于频率计而言，它的主要需求就是准确地测量信号的频率。
因此，我们需要确定我们需要测量的频率范围和精确度。
2. 确定硬件设计在确定了设计需求之后，我们需要确定硬件设计。
对于数字频率计而言，它需要一个计数器来计算信号的脉冲数量。
在本设计中，我们采用74LS90计数器芯片来实现计数功能。
我们还需要一个51单片机来读取计数器的计数值，并将其转换为对应的频率值。
另外，我们还需要硬件板、LCD显示屏、按键等元件来搭建数字频率计的电路结构。
3. 确定软件设计硬件设计完成后，我们需要开发相应的软件来实现我们的需求。
在本设计中，我们使用KEIL C51软件来编写51单片机的程序。
编写软件的主要步骤是读取计数器计数值、计算出对应的频率值、将频率值显示在LCD屏幕上，并实现按键控制。
我们需要将这些步骤按照程序流程依次实现。
4. 进行测试在软件编写完成后，我们需要对数字频率计进行测试，以确保其满足我们的需求。
我们可以使用信号发生器给数字频率计输入不同频率的信号，然后观察LCD屏幕上显示出来的相应频率值是否准确。
如果测试结果不满足我们的需求，则需要对硬件或软件进行优化或调试，直到数字频率计能够正常工作为止。
总之，基于51单片机的数字频率计设计是一个较为简单的电子设计项目。
通过上述步骤的详细介绍，我们了解了数字频率计的设计流程和工作原理，并明确了设计中需要注意的细节和注意事项。
希望能够对大家理解数字频率计的设计过程有所帮助。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(7 )数码管 常用的小型数码管有共阳极型数码管和共阴极型数码管。这里以共阳极型数码管为例介绍 数码管的结构和使用方法。图6.6.10（a）所示为0.5英寸数码管的管脚排列（俯视）示意 图，图6.6.10（b）所示为数码管的电路标识图。无论是LA5011还是别的型号，只要是0.5 英寸数码管，管脚排列都是一样的，由图可见，数码管的第3脚和第8脚为COM端，接 VCC，其余引脚的作用为： 7脚——接低电平时a字段辉光； 6脚——接低电平时b字段辉光； 4脚——接低电平时c字段辉光； 2脚——接低电平时d字段辉光； 1脚——接低电平时e字段辉光； 9脚——接低电平时f字段辉光； 10脚——接低电平时g字段辉光； 5脚——接低电平时小数点dp辉光；
来自4520的Q1端的闸门信号是正逻辑信号，闸门开启期间
为高电平，这时4017的Q1端为“0”，计数器可以正常计数。 闸门信号结束后级数停止，4017开始工作，来自4060的 Q13端的脉冲重复频率比闸门信号低8倍，第二个脉冲上升 沿使4017的Q1变高，将计数器中的数据锁存在锁存器中。 第三个脉冲上升沿使4017的Q2变回低电平，Q1变成高电平， 锁存器中的数据不变，但计数器被清零。第三个脉冲上升沿 使Q0和Q1均变低，锁存器中的数据仍然不变，计数器保持 “0”状态，但由于这时的闸门信号仍然是低电平，所以计数 器并不计数。 到第八个脉冲结束时，4017只循环到Q7为高电平，还没有 轮到Q0第二次变高，第二个闸门脉冲就开始了，计数器重 新开始计数。 在计数器计数期间，由于锁存信号始终为低电平，锁存器中 的数据仍然是前一次锁存的结果，一直保持到计数结束，锁 存脉冲到来，锁存器中的数据才被更新。
CLK
上升沿 0 下降沿 × 上升沿
4518和4520的真值表
EN
1 下降沿 × 上升沿 0
R
0 0 0 0 0
输出
+1 +1 不变 不变 不变
1
×
下降沿
×
0
1
不变
Q0~Q3为0
图6.6.7 四位BCD码计数器电路
图6.6.7 四位BCD码计数器电路
(5 ).锁存器 数据锁存器一般选用74LS373。该芯片为具有三态输出的八
LA 5 0 1 1
10
g co mf
9 8 7 6
a g d f c dp e
e
g d
ቤተ መጻሕፍቲ ባይዱ
c dp
e co d m
d cp
1 2 3 4 5
7 6 4 2 1 9 10
(b )
(a )
图6.6.10 0.5英寸数码管结构示意图和电路标识图
5
a b c d e f g dp
co m co m
b
f
b
频率计设计方法
1.基本工作原理
频率计是实验室常用仪器,用其测量外输入信号的频率.首先有准确的 频率源，用它产生的频率信号经过分频电路后得到标准时间等于一秒的 闸门信号，并在闸门信号的后沿由锁存清零控制器产生锁存信号使锁存 器锁存数据、产生清零脉冲使计数器清零，以便下一次重新开始计数。 被测频率信号在闸门开启的一秒钟内可以通过闸门电路进入BCD 码计数器进行计数，当闸门信号的后沿到来时计数器停止计数，同时在 锁存信号的控制下将计数结果锁存在锁存器中，被锁存的数据经译码驱 动电路译码后驱动数码显示电路。
（3）限幅整形电路
频率计的输入信号是各种各样的，既可能有正弦波、
矩形波和三角波，也可能有各种周期的、非周期的 脉冲波和奇异波。无论什么波形，要计数准确，起 码的条件是信号的信噪比必须足够大。输入级阻抗 要足够高，而且当信号幅度很高时输入级电路不能 被烧毁。因此在信号输入端应有一级高阻输入低噪 声前置放大器和限幅器，并且应有一级整形电路， 把各种输入信号变成比较规范的矩形波。 本电路属于原理型简易试验电路，可不考虑前置放 大器，仅考虑限幅和整形电路，故可选用图6.6.6所 示电路。内带施密特电路的74LS14将限幅后的信号 变成方波并反相后输出。
3 连接和调试振荡分频器 第三步连接由4060和4520（4518）构成的振荡分频电路和74LS14构成 的反相电路，连接好并通电后用示波器在4060的2脚（Q13）应能看到 重复频率为4Hz的TTL电平逻辑方波信号，在4518（4520）的4脚（Q1） 应能看到重复频率为0.5Hz的TTL电平逻辑方波信号，高电平脉冲宽度为 1秒，该信号被74LS14反相后作为闸门信号。 注意测量信号的频率，由于电路中的电阻是不可调的，振荡频率有一些 误差是正常的，如果频率严重超差，可将谐振电阻R1调整一下。根据经 验，该电阻可在100k~3MΩ之间选择，一般选用1MΩ或2MΩ即可。 4连接和调试控制电路 将4017构成的时序控制器电路连接好并与振荡分频电路对接，通电后在 4017的14脚（CLK）、15脚（RST）、2脚（Q1）和4脚（Q2）应能用 示波器看到4Hz方波信号、倒相前的闸门信号、锁存信号和清零信号， 波形和时序如图6.6.11所示。 图6.6.11 控制电路4017各引脚的控制波形 如果波形正常，将这三个信号用导线连接到相应的控制端后，计数器即 可正常工作。
a
3 8
LA 5 0 1 1
a b
(8)完整的动态显示电路由同学思考自行设计
三 连接和调试步骤 1 连接和调试显示电路 首先连接数码管、限流电阻和74LS247译码驱动器。输入端
A、B、C、D可以暂不接线。注意所有数字集成电路缺口向 左时下面最右边的引脚都应接地，上面最左边的引脚都应接 VCC。接好电路后，将74LS247的3脚（）改为接地，通电 后对应的数码管颖显示“8”。调试正确后将3脚（）接线复 原。 2 连接和调试计数电路 第二步将输入级74LS14、锁存器74LS373、BCD码计数分 频器4518的电路连接好。然后将74LS373的锁存脉冲输入端 （LE，11脚）全部接到+5V，并将4518计数器的清零脉冲 输入端（R，7脚）全部接地。接通电源后从信号输入端接进 频率信号（三角波、方波、正弦波均可，电压幅度不要超过 30VP-P），这时整个电路应能不间断的计数。
表6.6.1 4060真值表
Clock-in 上升沿 下降沿 × Reset 0 0 1 Output 不变 计数分频 全0
选用32.768MHz晶体，经4060芯片的14级二分频之后， 在第三脚只能得到2Hz频率信号，要想得到宽度为1秒的闸 门信号，还需要两极二分频器，所以在4060的Q14输出端 （第三脚）又串入一只双4位二进制计数器4520。4520的R 端为高电平时各个输出端均复位为0，R端为底电平时，有两 种可以让计数器计数的方法：一是EN端保持高电平时CLK 输入端每输入一个脉冲的上升沿，计数器均可加1。二是当 CLK保持底电平时EN端每输入一个脉冲的下降沿，计数器 可加1。所以按图6.6.3的接线方法，从4520的Q1输出端的 信号就是再经过四分频的正负半周均为1秒的方波信号。其 中脉宽为1秒的正信号就是闸门信号（Gate）。
闸门脉冲结束后产生锁存信号。清零信号是用来对计数器清 零的，必须在锁存信号之后到来。这一电路可用十进制循环 计数器4017来完成。 4017是16脚双列直插式CMOS集成电路，有两个控制端， 即复位端RST（15脚）和使能端（13脚）；一个时钟输入端 CLK（14脚）；一个进位输出端CO（12脚）和十个循环输 出端Q0~Q9。当RST为高时，除Q0输出“1”外，所有输出 端均为“0”，当RST和均为低时，它对CLK端输入的时钟脉 冲上升沿进行循环计数，Q0~Q9依次循环输出高电平。根据 这一特点可以设计出锁存清零控制器电路。
Ui
R 1kΩ
1
2 74LS14
Uo
5V
（4）BCD码计数器 计数器由BCD码“0000”计数到“1001”时代表十进制从“0”
计数到 “9”，向高位进位发生在“9+1=10”的时候，也就是 BCD码“1001”向“0000”跳变， Q3由高变低的时候，故高 位计数器要用低位计数器Q3的下降沿作为进位脉冲。为了 满足这一要求，个位、十位和百位的进位信号都从本级的 Q3接到高位的EN端，并将各计数器的CLK端接地，用清零 脉冲控制复位端（R）。构成4级十进制计数器电路如图 6.6.7所示。该电路个位计数器输入信号和控制信号的接法也 应满足这样的逻辑，这是因为输入信号在整形电路中经过了 反相，为保证计数的准确性，应该用输入信号的下降沿触发 计数，故应从EN端接入输入信号，同时将闸门信 号用74LS14反相后接入最低位十进制计数器的CLK端。
D透明锁存器，输出端（Q0~Q7）可直接与总线相连。当三 态允许控制端为低电平时，Q0~Q7为正常逻辑状态。当为高 电平时，Q0~Q7呈高阻态，既不驱动总线，也不为总线的负 载，但锁存器内部的逻辑操作不受影响。 当锁存允许端LE为高电平时，Q随数据D而变。当LE为低电 平时，Q被锁存在已建立的数据电平。 74系列集成电路的电源额定值为+5±0.5V。超过5.5V会烧 毁器件，低于4.5V不能正常工作。在进行实验时必须当心。 74LS373为20脚双列直插集成电路，20脚接+5V，10脚接地， 其余引脚定义见图6.6.8。其真值表见表6.6.3。
共阴极型数码管与共阳极型数码管的区别仅在于接入电路时的极性不同。共阴极型数码 管的COM端应该接地，而各个字段控制端接高电平时才能辉光。 如果不准备让某个笔段（例如小数点dp）辉光时，只要将该笔段的控制端悬空或接到 COM端即可。 0.5英寸数码管每个字段的最大驱动电流不得超过20mA（≥2mA时即可看见辉光），正 常情况下每个字段上的电压降为1.6~2.8V，所以当电源电压为5V时，在笔段控制端与驱动 电路输出端之间应该串接一只200Ω~300Ω的限流电阻, 否则既有可能烧毁数码管，也有可 能烧毁驱动电路。