第二章：数字集成门电路课件
数电讲义--2章
1.0
VOL（max）0.5
输入标 准低电
平
0.4V
VNL
D VNH
E
V V 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
SL VOFF VON
SH
Vi (V)
输入标准
高电平
2. 输入特性
+VCC
1) 输入伏安特性
iI
R1 3kΩ
1
-1.6 mA
<50 uA vI A
31
B
T1
1.4 V
和边沿，T4放大。 VO随iOH变化不大。 当由i于Oi以OHH受↑：线时功性,R耗变4上的化压限。降制增，大i0，H过T大3 、会T4烧饱毁和T，4管V，O随所
功耗 1mW IOH 400 A
输出高电平时的扇出系数 3.6V
R2 750Ω 2T3 Vc2 1 3 R4
VO
+VCC
R 4 +5V 100Ω
抗干扰能力越强。 高电平噪声容限
VNH= VSH ¯ VON 。
VNH越大，输入为1态下
抗干扰能力越强。
Vo (V)
4.0 A B
3.5
3.0
VOH（min）2.5 2.4V
C
2.0
1.5
A(0V, 3. 6V) B(0.6V, 3.6V) C(1.3V, 2.48V) D(1.4V, 0.3V) E(3.6V, 0.3V)
• 导通(VD>VTH) • 2、二极管的开关时间
截止5V(VDR<VT+H)
0V
D VD
uo
_
VF Vi
二极管开关状态的转换需要时间：
t1 t2
数字电路与逻辑设计(第二版)章图文 (2)
第2章 组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章 组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用 于中、小规模集成电路中。TTL门电路有74（商用） 和54（军用）两大系列,每个系列中又有若干子系列,例 如，74系列包含如下基本子系列：
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它 是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变 为低电平时,输入脉冲的指定参考点（一般为中点）到 输出脉冲的相应指定参考点的时间。tPLH指输出由低电 平变为高电平时,输入脉冲的指定参考点到输出脉冲的 相应指定参考点的时间。标准TTL系列门电路典型的 传输延时为11ns;高速TTL系列门电路典型的传输延时 为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章 组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电 路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可 能把它当作0,也可能把它当作1，而当逻辑电路因所接 负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章 组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed
第二章门电路
7
§2.2 半导体三极管的开关特性 一. 双极型三极管的结构 IC
IB
VBC – + + + VCE VBE – – IE
NPN Si管
8
二. 特性
1.电流：IE =IB +IC 2.工作状态： 工作状态分类 导通 截止
IC1
T2 • IE2 • Y ° T5
R3
•
IR3
IB5
N—表示N个发射极。
41
●T1的状态：
∵VB1=VBC1+VBE2+VBE5=2.1V ∴T1处于倒置状态。 I C1 I B1 N反 I B1
I B1 VCC VB1 R1
0.73mA
● T2、 T5的状态：
T2、 T5饱和VO=0.3V
45
二.TTL与非门 • R1 4K • Vcc =5V
°
R2 1.6K
•
R4 130
T4
A
B
T1
T2
• R3 1K • 倒相级
D3
• T5 Y °
输入级
输出级
46
三.负载能力分析 负载——指门电路输出端所接的其它 电路。 NO——扇出系数，表示能够驱动同类门的数目。 灌电流负载——负载电流从后级门注入前级门 负载
14
5）饱和条件及特点 条件：IB >IBS IB — 进入饱和以后的基流。 IBS—临界饱和基流。 求IB 、 IBS的步骤： Vi VBE a）I B Rb
b）I CS c）I BS VCC VCES VCC RC RC I CS
(数字电子技术基础)第2章. 门电路
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
2第二章 门电路
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。 同样，它的输入高低电平也有一个范围，即它的输入信号 允许一定的容差，称为噪声容限。
低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V ＝ （ ） 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V ＝ （ ）
R1
R2
+VCC +5V +V ′CC T2 RC Y T4
A T1 B
D1 D2
外 接
+V ′CC RC
A B
&
Y
AB
R3
OC 门必须外接负载电阻 和电源才能正常工作。 和电源才能正常工作。
（2-42）
1. OC门可以实现“线与”功能 门可以实现“ 门可以实现 线与”
+V ′CC +V ′CC G1 & Y1 RC Y +VCC A T1 B T2 Y1 T4 C D +VCC C D T′1 ′ T′2 ′ Y2 T′4 ′ RC 线与 A Y B
（2-10）
（2-11）
7400是一种典型的 与非门器件， 7400是一种典型的TTL与非门器件， 内部含有4个 2输入端 是一种典型的 与非门器件 内部含有4 与非门，共有14个引脚。引脚排列图如图所示。 14个引脚 与非门，共有14个引脚。引脚排列图如图所示。
（2-12）
2. 4. 1 TTL与非门的工作原理 与非门的工作原理
• •
+5V
R4
R2
•
c1
T1
全导通
T2
≈1V T3 R5
•
数字电子线路基础第二章 门电路
I BS 0.094mA
因为iB>IBS，三极管工作在 饱和状态。输出电压： uo＝UCES＝0.3V
因为0<iB<IBS，三极管工作在放大 状态。iC=βiB=50×0.03=1.5mA， 输出电压： uo=uCE=UCC-iCRc=5-1.5×1=3.5V
3、场效应管的开关特性 +VDD
iD (mA) iD (mA) uGS=10V 8V 6V 4V 2V 0 UT uGS(V) 0 uDS(V)
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
Y=A+B
A B
≥1
Y
3、三极管非门
+5V
1k Ω
三极管临界饱和时 的基极电流为：
I BS 5 0.3 0.16 mA 30 1
A
4.3k Ω
Y
β =40
A
1
Y
iB＞IBS，三极管工作 在饱和状态。输出电 压uY＝UCES＝0.3V。
RD G ui
D
S
ui
工作原理电路 截止状态 G +VDD
转移特性曲线
输出特性曲线 +VDD
RD
D uo=+VDD S
导通状态
G ui>UT
RD
D S uo≈0
ui<UT
2.2 分立元件门电路
1、二极管与门
+VCC(+5V) R 3kΩ
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
5V 0V
D1 A D2 B
D + + － 0.7V ui =5V RL － + u u oo －
《数字集成电路设计》PPT课件
② x和z值 在数字电路中，x代表不定值，z代表高阻值。 例如： 8’b1001xxxx 表示位宽8的二进制数第四位为不定值。
ⅱ. Parameter常数
在Verilog中，用parameter定义一个标识符代表一个常量，称为符 号常量。采用标识符代表一个常量可提高程序的可读性和可维护 性。其定义结构如下：
Verilog HDL程序模块包括模块名、输入输出端口说明、 内部信号说明、逻辑功能定义等几部分。
程序模板如下：
module <模块名>(<输入、输出模块列表>); /*端口描述*/ input <输入端口列表>; output <输出端口列表>;
/*内部信号说明*/ wire //nets型变量 reg //register变量 integer //常数
位运算是对两个操作数相应位进行运算操作数的位数是不变的而缩减运算时针对单个操作数先将操作数的第一位于第二位进行运算再将结果与第三位进行运算以此类推直到最后一位其结果是一个一位二进制数
数字集成电路设计
FPGA结构与设计流程
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵 列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。 它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，即 解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
wire[n:1] 变量名1，变量名2，……，变量名n；
ⅱ. register型变量
register型变量对应于具有状态保持作用的电路元件，如触发器，锁 存器等。它只有明确地赋值后才能对其他变量赋值，重新赋值前一 直保持原值。在设计中，此类变量必须放在块语句(always语句)中， 通过过程语句赋值。同一个register型变量只能在一个块语句中重复 赋值，而不能同时在多个块语句中重复赋值使用。register型变量包 括reg型和integer型。
《数字电子技术》教学课件(高教社) 第二章 门电路与组合逻辑电路 2.2.2知识点：CMOS门电路-教学文稿
3. CMOS电路的正确使用
（3）CMOS传输门组成的双向模拟开关 • 为了使输入保护电路电流容量不超限（一般为lmA），在可能出现较大输入 电流的场合，应采取以下保护措施： 3）在输入端接有长线时，可能因分布电容、分布电容产生寄生振荡，亦应 在长线与输入端之间加限流电阻，其阻值可按UDD/lmA计算，如图所示：
3. CMOS电路的正确使用
（3）CMOS传输门组成的双向模拟开关 • 为了使输入保护电路电流容量不超限（一般为lmA），在可能出现较大输入 电流的场合，应采取以下保护措施： 1）在输入端接低内阻信号源时，应在输入端与信号源之间串大限流电阻， 以保证输入保护二极管导通时，电流不超过lmA。 2）在输入端接有大电容时，应在输入端与电容之间接保护电阻RP，其阻值 可按UC/1mA计算。此处UC为电容上的电压(单位为V)。如图
高等职业教育数字化学习中心
电单工电击子此技处术 编辑母版标题样式
主 讲：
单击此处编辑母版标题样式
讲授内容
第二章：门电路与组合逻辑电路 知识点 CMOS门电路
1. 常用CMOS逻辑门
（1）CMOS非门电路
负载管 P 沟道 +UDD
GS
T2
A
D
Y
T1
GS 驱动管 N 沟道
Y= A
A= 1 时，T1导通， T2截止，Y = 0 PMOS管
3. CMOS电路的正确使用
（3）CMOS传输门组成的双向模拟开关 • 因为CMOS电路存在寄生三极管效应而产生的锁定效应，使其在电源电压 UDD超限、UI超限和UO超限时不能正常工作，所以首先应保证电源电压的波动 不超过限度，输入、输出电压不超过电源电压的范围。还可以采取以下的防护 措施： 2）在电源输入端UDD处加去耦电路，如图2-21所示，以确保UDD可能出现的 瞬间高压得到缓解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与系统设计第二章数字集成门电路第二章数字集成门电路2.1 概述2.2 MOS集成门电路2.3 TTL集成门电路2.4 门电路使用中的几个实际问题2.1 概述●门电路：完成基本逻辑运算和复合逻辑运算的电子电路，它是组成数字电路的基本单元。
●门电路分为分立元件门电路和集成门电路两种。
●由于集成门电路具有重量轻、体积小、功耗低、可靠性高、工作速度高以及使用方便等优点，因而被广泛应用。
●数字集成电路按所用半导体开关器件的不同，可分为两大类：一类称为双极型数字集成电路，例如TTL电路；另一类称为单极型或MOS型集成电路，例如CMOS电路等。
1. MOS集成门电路●MOS集成逻辑门是采用半导体场效应管作为开关元件的数字集成电路，它分为PMOS、NMOS和CMOS三种类型。
●CMOS器件的主要优点是结构简单、价格便宜、体积小、功耗低。
2. 双极型集成门电路●双极型数字集成门电路有TTL、ECL电路和I2L电路等类型。
TTL是应用最早，技术最为成熟的集成电路，曾被广泛使用。
2.2 MOS集成门电路2.2.1MOS管的开关特性栅-源极间、栅-漏极间、漏-源极间都有电容效应，会影响着管子的开关速度。
●MOS管是一种电压控制型器件，只有一种载流子参与导电。
●优点：结构简单，便于集成，输入阻抗高，功耗小等。
●主要缺点：开关速度较低。
但随着工艺的改进，速度已和TTL电路不相上下了。
●MOS管开关电路工作波形:2.2.2 CMOS反相器1．电路结构与工作原理●设开启电压UTN ＝∣UTP∣＝UT，V DD>2U T；u GSP<-U T时，T P导通u GSN>U T时，T N导通。
●当uI ＝UIL＝0V时， TN截止，TP导通●当uI ＝UIH＝VDD时， TN导通，TP截止输入与输出满足非的逻辑关系。
T P、T N始终有一个工作在截止状态，因此CMOS门电路的静态功耗都很低。
2．CMOS 反相器的特性及有关参数（1）电压传输特性和电流传输特性1、U I ＜U TN 时，则T N 截止，T P 导通，u O ≈V DD2、U I ＝U TN 并逐渐增大时，原来截止的T N 管开始导通，而T P 管依然导通，i D 迅速增加，u O 也随之下降3、U I 增大到V DD 的一半时，i D 将达到最大值，输出电压迅速减小4、当U I 继续增加，T N 管继续导通，T P 管由导通状态开始向截止状态转换，T P 管的漏源间等效电阻逐渐增大，i D 迅速减小，输出电压u O 也下降至接近低电平5、 U I 增大到u I >V DD -|U TP |时，T P 管完全截止，T N 管继(2) CMOS电路的有关参数：●1）工作电源电压CMOS门电路的工作电压范围很宽，其中4000、4000B系列，V DD＝3～18V；74HC和74HCT系列，V DD＝2～6V；74LVC系列，V DD＝1.2～3.6V；74AUC系列，V DD＝ 0.8～2.7V。
CMOS的各种参数呈线性关系。
都与电源电压VDD●2）输入电平和输出电平典型的CMOS电路在5V电源下工作，0～1.5V之间的输入电压对应逻辑0，3.5～5V之间的输入电压对应于逻辑1。
不同系列的CMOS电路，逻辑1和逻辑0所对应的电压范围也不同。
在器件手册中通常给出4种逻辑电平参数。
2）输入电平和输出电平●①U ILmax （关门电平U OFF ），U ILmax 大约在0.3V DD 左右 ●②U IHmin （开门电平U ON ），U IHmin 近似于0.7V DD 左右 ●③U OLmax ，U OLmax 一般为0.02V DD●④U OHmin ， U OHmin 一般为0.98V DD3）阈值电压●从CMOS 反相器的电压传输特性曲线中可以看出，输出高低电平的过渡区很陡，其阈值电压U T 约为V DD 的一半。
4）抗干扰能力●抗干扰能力也称为噪声容限。
●在保证输出高、低电平的变化不超过允许限度的条件下，输入电平的允许波动范围称为输入端噪声容限。
●输入高电平时的噪声容限:●U NH ＝U OHmin －U IHmin●输入低电平时的噪声容限:●U NL ＝U ILmax －U OLma x●电路在使用前输入端是悬空的，只要外界有很小的静电场，都可能在输入端积累电荷而将栅极击穿。
因此必须采取保护措施。
CMOS 反相器输入保护电路:●在输入电压的正常工作范围内（0≤ u I ≤V DD ），输入保护电路是不起作用的。
●设二极管的正向导通压降为U DF则当u I <-U DF 或u I >V DD +U DF 时，MOS 管的栅极 电位将被钳在-U DF ～V DD +U DF 之间，使栅极的 SiO2层不会被击穿当输入电压-U DF <u I <V DD +U DF 时，输入电流i I 几乎为0。
当u I <-U DF 时，i I 的绝对值将随u I 绝对值的加大而迅速增加。
当u I >V DD +U DF 以后，i I 也将迅速增加。
（3）输出特性1）高电平输出特性当负载电流i O =I OH ↑T P 管的导通压降u DS ↑输出电压u O ＝U OH 减小★TP 管的导通电阻与栅源电压u GSP 的大小有关，u GSP 的绝对值越大其导通内阻越小当反相器的电源电压V DD 越大，则加到T P 管上的栅源电压u GSP 就越负，在同样的负载电流i O 下，T P 管的导通压降就越小，电路的输出电压U OH 也就下降得越少。
2）低电平输出特性当负载电流i O =I OL ↑T N 管的导通压降u DS ↑输出电压u O ＝U OL 增大★同样的，T N 管导通电阻也与栅源电压u GSN 的大小有关，u GSN 的绝对值越大其导通内阻越小当反相器的电源电压V DD 越大，则加到T N 管上的栅源电压u GSN 就越大，在同样的负载电流i O 下，T N 管的导通压降就越小，电路的输出电压U OL 也就越低。
3）带负载能力●门电路的负载能力通常用扇出系数N来表示。
●扇出系数是指其在正常工作情况下，所能驱动同类门的最大数目。
●扇出系数的计算需要考虑两种情况，一种是拉电流，另一种是灌电负载，即输出为高电平时的扇出数NH流负载，即输出为低电平时的扇出数N。
L3）带负载能力●当反相器输出U OH 时，拉电流I OH 从反相器输出端流出到负载门。
当负载门个数增加时，总的拉电流也会增加，这将引起输出高电平变低，但不得低于U OHmin ●当反相器输出U OL 时，灌电流I OL 将从负载门流入到反相器，当负载门个数增加时，总的灌电流也会增加，这将使反相器输出低电平变高，但不得高于U OLmax 。
（4）传输延迟时间●静态特性参数……；动态特性参数……；●传输延迟时间：表征门电路开关速度的参数。
t PHL为输出由高电平降到低电平时的传输时延 t PLH为输出由低电平升到高电平时的传输时间平均传输延迟时间：放电过程…；充电过程…；2/)(PHLPLHpdttt+=（5）动态功耗●功耗是门电路的重要参数之一●静态功耗：当电路的输出没有状态转换时的功耗。
●动态功耗：CMOS反相器从一个稳定状态转变为另一个稳定状态过程中产生的功耗。
●一是当MOS管TN 和TP在状态转换过程中会在短时间内同时导通产生的瞬时导通功耗●二是对负载电容充、放电所产生的功耗。
●动态功耗的大小与电源电压、输入信号的频率、负载电容量的大小有关。
一般来说，这些参数的数值越大，动态功耗就越大。
（6）延时-功耗积●对于理想的数字电路或系统，希望工作速度高、功耗低。
●但是数字系统在获得高速的同时必然要付出较大的功耗，两者不可兼得。
●逻辑门电路的性能通常采用传输延迟时间和功耗的乘积来描述，这种综合性的指标称为延时-功耗积。
●器件的延时-功耗积的值越小，表明它的性能越好，其特性越接近于理想情况。
2.2.3 其它类型CMOS门电路 1．其它逻辑功能的CMOS门电路（1）与非门电路●当输入端A、B中只要有一个为低电平时，…●当输入A、B全为高电平时，…（2）或非门电路●当输入端A、B中只要有一个为高电平时，…●当输入A、B全为低电平时…2．带缓冲器的CMOS电路若设每个MOS管导通时的漏源，截止时的漏源电阻电阻为RON为无穷大。
对右图的与非门：●当A=B=0时，输出为0.5R；ON当A、B中只有一个为0时，输出；当A=B=1时，输出电阻值为2R ON。
电阻值为RON●当CMOS门输入端增加时，其串联的NMOS管个数也增加。
串联的管子全部导通，则总的导通电阻将增加。
升高，而使或非门的输出使与非门的输出低电平UOL高电平U降低。
因此CMOS逻辑门电路输入端不宜OH过多。
为了克服上述CMOS门电路的缺点，在CMOS 电路的每个输入端和输出端各增加一级反相器（缓冲器），以规范电路的输入和输出逻辑电平。
3．CMOS漏极开路门（1）漏极开路门电路在实际系统中，往往需要将CMOS逻辑门的输出端并联使用，实现线与逻辑功能，但是输出端不能直接相连为了使CMOS门电路的输出能直接连在一起，并实现正常逻辑功能，可采用漏极开路（OD）门实现。
CD=Y⋅AB（2）上拉电阻计算 ●当n 个OD 门输出均为高电平时，为了保证输出的高电平不低于规定值U OHmin ，电阻R P 不能选得太大。
●当只有一个OD 门的全部输入都接高电平时，这时输出电压将变为低电平U OL 即所有负载电流全部流入唯一的导通门时，应保证输出的低电平仍能低于规定值U OLmax ，且输出电流I OL 不超过额定值I OLmax 。
IH OH min OH DD max P kI nI U V R +-'=max min max DD OL P OL IL V U R I m I '-='-例2.2.1 G 1、G 2为漏极开路CMOS 与非门，其参数为：V DD ＝5V ，I OH ＝5µA ，I OLmax ＝4mA ，U OLmax ＝0.33V ，U OHmin ＝3.84V 。
G 3、G 4和G 5的低电平输入电流为I IL ＝0.4mA ，高电平输入电流为I IH ＝20µA 。
电路如图2.2.20所示，试确定电路中上拉电阻R P 的合适阻值。
当OD 门输出为高电平时， 当OD 门输出为低电平时，IHOH min OH DD max P kI nI U V R +-'=ILmax OL max OL DD min P I m I U V R '--'=Ω≈Ω⋅+⋅-=k 1.6k 02.09005.0284.35Ω≈Ω⋅--=k 67.1k 4.03433.054．三态输出门电路三态门：门电路输出有三种状态，即高电平、低电平和高阻。