CHAP2数字集成电路的基本元件
数字集成电路基本单元与图PPT课件
1)
顾名思义，反相输出就是内部信号经反相后
输出。这个反相器除了完成反相的功能外，另一个
主要作用是提供一定的驱动能力。
第17页/共22页
焊盘输入输出单元（I/O PAD）
2）同相输出I/O PAD
2007-2008-1
同相输出实际上就是“反相＋反相”，为什么不直接从内部 电路直接输出呢？主要是驱动能力问题。利用链式结构可以大大 地减小内部负荷。即内部电路驱动一个较小尺寸的反相器，这个 反相器再驱动大的反相器，在同样的内部电路驱动能力下才能获 得较大的外部驱动。P77 第18页/共22页
逻辑图输入
逻辑模拟、时序模拟
标准单元 设计系统
布局、布线 提取布线寄生参数
生成测试向量
逻辑模拟、时序模拟
转换拓扑图为掩模版版图
生产厂家
芯片制造
第14页/共22页
单元逻辑符号库 单元电路功能库
单元拓扑库 工艺、电学参数
单元版图库
数字电路标准单元库设计简介
2007-2008-1
• 库单元设计
标准单元库中的单元电路是多样化的，通常包含 上百种单元电路，每种单元的描述内容都包括： （1）逻辑功能； （2）电路结构与电学参数；
数字集成电路的基本电路的主要性能指标是： （1）工作速度（延迟时间的长短）； （2）集成度（占用面积的大小）； （3）功耗（消耗的电源功率）； （4）噪声容限等。
2007-2008-1
第1页/共22页
CMOS基本门电路及版图实现
• CMOS反相器
（1） CMOS反相器的具体电路如图所示，这是一种典型的 CMOS电路结构，它由一个NMOS晶体管和PMOS晶体管配对 构成，两个器件的漏极相连作为输出，栅极相连作为输入。 NMOS晶体管的衬底与它的源极相连并接地，PMOS晶体管的 衬底与它的源极相连并接电源。
数字电子技术_集成电路知识概述
F=AB
1
1
0
1
0
1
二极管与门 （a）电路 （b）逻辑符号 （c）工作波形
2、二极管或门 最简单的或门电路也是由二极管和电阻组成。
A、B同时为 低电平0v
F为0v
最简单的或门电路也是由二极管和电阻组成。
A、B当中有一 个是高电平 F为高电 平2.3v
则输入、输出逻辑电平列表为：
A(v)
0 0 3 3
F为3.7v
A、B同时为 高电平3v
则输入、输出逻辑电平列表为：
A(v) 0 0 3 3 B(v) 0 3 0 3 F(v) 0.7 0.7 0.7 3.7
如果规定2v以上为高电平，用逻辑1状态表 示；1v以下为低电平，用逻辑0表示。则逻辑 电平列表改写成真值表为：
A 0 0 B 0 1 F 0 0
⑵ A+B分相器
A、B均 为低电平
F2必然为 高电平，F1 为低电平。 输入、输出的逻辑关 系为： F1 A B VT1、VT2 都截止
F2 A B
根据以上分析，不难得到n个变量之(或)的 分相器。
其输出与输入变量的逻辑关系为：
F 1 A B C K F2 A B C K
B(v)
0 3 0 3
F(v)
0 2.3 2.3 2.3
如果规定2v以上为高电平，用逻辑1状态表示； 1v以下为低电平，用逻辑0表示。则逻辑电平列 表改写成真值表为：
A B F
0
0 1 1
0
1 0 1
0
1 1 1
F=A+B
二极管或门 （a）电路 （b）逻辑符号 （c）工作波形
3、非门
哈工大单片机教程—chap2—MCS-51单片机的硬件结构
其字节地址的末位是0H或8H可位寻址。
下面介绍SFR块中的某些寄存器。
表2-2
SFR的名称及其分布
1．堆栈指针SP
指示堆栈顶部在内部RAM块中的位置
复位后，SP中的内容为07H。
（1）保护断点
（2）现场保护 堆栈向上生长 2. 数据指针DPTR 高位字节寄存器用DPH表示，低位字节寄存器用 DPL表示。 3. I/O端口P0～P3 P0～P3分别为I/O端口P0～P3的锁存器。
(1) P0口：双向8位三态I/O口，此口为地址总线 （低8位）及数据总线分时复用口，可驱动8个LS 型TTL负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL 负载。 (3) P2口：8位准双向I/O口，与地址总线（高8 位）复用，可驱动4个LS型TTL负载。
(4) P3口：8位准双向I/O口，双功能复用口，可驱 动4个LS型TTL负载。
2.4.4
位地址空间
211个（128个+83个）寻址位。位地址范围为： 00H～FFH。 内部RAM的可寻址位128个(字节地址20H～2FH)见表 2-3（P24）。
特殊功能寄存器SFR为83个可寻址位，见表2-4 （P24）。
表2-3
内部RAM的可寻址位及位地址
表2-4 SFR中的位地址分布
注意:准双向口与双向三态口的差别。 • 当3个准双向I/O口作输入口使用时，要向该口先写 “1”。
• 准双向I/O口无高阻 “浮空”状态。
2.3 MCS-51的CPU 由运算器和控制器所构成 2.3.1 运算器 对操作数进行算术、逻辑运算和位操作。
1．算术逻辑运算单元ALU
2．累加器A
使用最频繁的寄存器，可写为Acc。
P0口某一位的电路包括：
数字集成电路(时序逻辑电路)
目录
• 引言 • 时序逻辑电路的基本概念 • 数字集成电路的组成 • 时序逻辑电路的分析方法
目录
• 引言 • 时序逻辑电路的基本概念 • 数字集成电路的组成 • 时序逻辑电路的分析方法
目录
• 时序逻辑电路的设计方法 • 时序逻辑电路的应用 • 时序逻辑电路的发展趋势和挑战
逻辑门
01
逻辑门是数字集成电路的基本组成单元，用于实现逻辑运算（如AND、 OR、NOT等）。
02
常见的逻辑门有TTL（Transistor-Transistor Logic）和CMOS （Complementary Metal-Oxide Semiconductor）等类型。
03
逻辑门通常由晶体管组成，通过不同的组合和连接方式实现各种逻辑 功能。
目录
• 时序逻辑电路的设计方法 • 时序逻辑电路的应用 • 时序逻辑电路的发展趋势和挑战
01
引言
01
引言
主题简介
数字集成电路
数字集成电路是利用半导体技术将逻 辑门、触发器等数字逻辑单元集成在 一块衬底上，实现数字信号处理功能 的集成电路。
时序逻辑电路
时序逻辑电路是一种具有记忆功能的 电路，其输出不仅取决于当前的输入 ，还与电路的先前状态有关。常见的 时序逻辑电路有寄存器、计数器等。
时序图
通过图形方式表示时序逻辑电路的输入和输出随时间变化的规律，能够直观地展 示电路的工作过程。
逻辑方程和时序图
逻辑方程
描述时序逻辑电路输入和输出关系的数学表达式，通常由触发器的状态方程和输 出方程组成。
时序图
通过图形方式表示时序逻辑电路的输入和输出随时间变化的规律，能够直观地展 示电路的工作过程。
计算机组成原理 [袁春风]chap2
![计算机组成原理 [袁春风]chap2](https://img.taocdn.com/s3/m/4ed255f3fab069dc502201c0.png)
第2章数据的表示南京大学计算机系多媒体技术研究所袁春风数字化信息编码数字系统定浮点表示非数值数据的编码表示逻辑数据多媒体信息二进制信息的计量单位对所下的定义是数据是对事实概念或指令的一种特殊表达形式这种特殊的表达形式可以用人工的方式或者用自动化的装置进行通信翻译转换或者进行加工处理在计算机内部数字文字图画声音活动特殊的表达形式就是二进制编码形式故在计算机系统中所指的数据均是以二进制编码形式出现的数值型数据非数值型数据指数字类数据它可用来表示数量的多少可以比较其大小非数值型数据包括字符型数据表示视频等的多媒体数据以及逻辑数据是对人有用的数据这些数据将可能影响到人们的行为与决策客观存在的事实概念或指令的一种可供加工特殊表达形式而信息却强调对人有用信息处理实质上就是由计算机进行数据处理的过程也即是通过数据的采集和输入有效地把数据组织到计算机中由计算机系统对数据进行相应的处理加工如存储建库转换合并分类计算统计汇总传送等操作最后向人们提供有用的信息这个全过程就是信息处理一般情况下不严格区分数据和信息媒体媒介媒质指承载信息的载体感觉媒体使人类听觉视觉嗅觉味觉和触觉器官直接产生感觉的一类媒体如声音文字图画气味等表示媒体为了使计算机能有效加工处理传输感觉媒体而在计算机内部采用的特殊表示形式即声文图活动图像的二进制编码表示存储媒体用于存放表示媒体以便计算机随时加工处理的物理实体如磁盘光盘半导体存储器等表现媒体用于把感觉媒体转换成表示媒体表示媒体转换为感觉媒体的物理设备前者是计算机的输入设备如盘扫描仪话筒等后者是计算机的输出设备如显示器打机音箱等传输媒体用来将表示媒体机的通信载体如同轴电缆光纤电话线等是编码单的号对大量的组合基本符和要素例如用10个阿拉伯数字表示数值电报进制数字表示汉字等等都例子计算机内部处理的所有信息都是了的数据是一种表示媒体信息就是对感觉媒体信息进行定时采信息转换为计算机中的离散信息然信息进行二进制编码计算机内部采用二进制编码为什么计算机内部的数据若定的值即在数到其对应的点则称其为数值数据定数值数据的值的进位计数制定浮点表示和数的编码表示数值数据的表示方大类直接用二进制数表示简码一般地任意进制数其值应为! " 可以是! " # $ % & ' ( )个数字符号一个 ! 数它数字符的个数 ! 称为位上的权算时每位计位进一逢十2只号01算时采用如二进制数表的实际值是(+ 0x21+ 一般地一个二进制数B=bbn其值应为的数字说在个数字系统中若号0 12R-1表示位上的数字则R数制或称R进制数字系统R数字系统的基采 逢算规则对于i其位上的i在计算机系统中常种基本除基取余上乘基取整上除基取余上乘基取整上除基取余上乘基取整上的小数部分总0 此值(13.724) (2B.5E) (0. (11进制阅读太长书写阅读均不方便八进制数却像进制数一样简练易写易记易读虽然使用二进制一种计数制但序调序阅读码时的方便人们经常进制或二进制什么问题在机器内部的表示问题1定点表示约定小数点的位置定在最左右边纯小数形式小数点左边即:0.xx x对于存放在一个存器中的定点小数X其表示范围为-n|X|1-2-n数形式小数点右边即:xx对于存放在一个位寄X其表示范围为0|X|21在计算机内部只能表示一定范围限数小于能表示的最小数则计算机把它当0处理大于能表示的最大数则发 溢小用定点数来进行运出大计算机的表数范围一般采用浮点表示法2浮点表示为采用浮点表示小用浮点表示可定点小数2-n|X|1数0|X|2一个数 都可以表示成阶码定点整数位数决定其表数范围数定点小数位数精度致范围基数隐含约定一般取绝对值最小的数是如下形式的数0.0...01xR-11 (1)绝对值最大的数的形式应为0.11...1xR11 (1)虽然扩范围但并没有增加数值的个数位编码个数什么问题在机器内部的表示问题一个浮点数可用一个定点整数和一个定点小数来表示因此只需要考虑定点数的编码表示有来表示负号样符样其1这种处理称为数字化一般定正号1表负号数值数据在计算机内部编码表示的数称为机器数而的值即原的数称为设值为= X X 1X 当数时= 0 . X X n当为定点小数时数字化编码后的机器数表示为X = Xn研究数值数据的编码问题就是解决机器数Xi问题是数的符位一般定数时X0X=Xi =Xi-n数时X1通的编码表示原码补码反码时对于不的编码方式X的取值有不的规定规则符值的数值故也称定点数[X n + |X-2T0n码数值部分的位数小数[XT +|XT| -T种表示形式[+0]=0 001 00特点与系直观方便故与用算比较便但规则复杂算要判是两数相减若是则必须判对值大小并断结果决定结果符号2补规则符码故也称符法1模运机器数的位数有限n的数所以算过程中可能的数即出现用n 无法表示的情况此时计算机一般位舍弃高位样会种结果剩下的位数不能正确结果也即是运的一部分这种情况下意着运出了计算机能表达的范围我此时现象表达计算结果也即并不影响其结果结果呢一种处理n然丢去商保留的操作这模运 算中若A B M系A=B+K*M K 数则记为A B mod M即A B以M数相同故称B和A为模同余也就是说在一个模运系统中一个数与它除以模到的余数是等的问题举例 系统其2定钟 点要向点则拨法倒拨格1格186mod 12所以在系统中10-4 10+8(mod即-4 12) 8是-4对的补码同样有-3 9mod 2-5 7mod 2等等述例子与同余的概念可得出如下的结论定的模某数减去小于模一数总可以用另一数绝对值之差代替 这实际上就是为原因补算这来后就可以不用象符号对值大小等了例10-4=0+8=6 mod 22 算系统相当的算盘9828-928=9828+(=9828+8072==7900mod 42补根据系可法一个该之差即某负码为[X| (mod M)n其中符位数值部分位码表示的定义如下数[XT ]补=2| -2XT0mod 2n小数[X]| -1XT0mod 2的表示是一的0=0 0定义0 (n-n)看数和小数内对于整码有[-码有[-上码中的 表示的只其所在位置所以实际上码小数表示与结果同都是符1数值部分为0 -2分别补码小数和码整的最小负数6求负码表示解[-0.0110=10负数的求法求前述例子单方法求 符号1其取反后末尾加1所得值的简便方法 若符1则真负其数值部分的位由补各位后末尾所得补码法取反末尾即可 最小负出即最小后的码表示不存在知X0求解[X+2-7T知[X0求T 解X= -110T知[X0求解[-X=03变#这种4因此码#目的便于结果是出#采用双位表示位右定义变形1其中符位数值部分位则变码表示的定义如下0mod 21定点数[X1-|X|-2XT0mod 4定点小数[X|X| -1XT知X 11假位求变补解[X T ]变补11= 01知X 位T ]变补解[X =4-0.3反负数的码表示符1数值部分求反也即在相应的补基础减1定义码的位数为n其中符位数值部分位码表示的定义如下=(2数[XT反0mod 2n-1T小数[X0mod 2-2T零有种01注1从出反补码若是二进制数即R=2那么当为n位定点数编码(即m=0)时模为21为m位定点小数编码(即n=)时模(2-2 ) ) 2反下进行的所以) 0 (mod R即R)这意着若运即最)就须把它加到去这循环进位举例用45= :9828.928..45)=7900 mod4编码的总1机器数与0其数值部分值的数值部分1数值位的表示码同真值的数值位码真取反末1码真取反由编码值则反的过程只要位 1 转换成 负号即可2零法零3加补码和待可以和数值位一算原码和代处理4表数原码和是对称的假位数为n即编码位时原码的表数都是整数21小数1-n的表示范围不对称负数表示的范围正数宽能多表示一个最小负数-2n或5移"对于的定点数应采用算术位方式也即对数值部分位而符号位不动"在计算机内部移位器中进行移定所以移变一位意味倍即移位后的/2右出高相应的位数移出时可能使有效数字失所以要考虑入方式一位意味着原倍即倍左出低相应的位数后数值若干倍因此会发出如下左移高出末0移时发出右移高0低出移舍入操作码左移高出末0移出非符时发出右移高符低出移舍入操作码左移高出末符移出非符时发出右移高符低出移出时进行舍入操作6填充在计算机内部有时个数此要进行处理对于定点小数在位进行数在符位后的数值位进行定点小数在0定点数符变在数的符号0定点小数在0定点数符变在数的符号所的位数用来表示数值时该数一般在全部是合下可以位使用数表示例算符了一位符号位所以在字长的情况下数码补码等不分它的编码形式就是一般的二进制形式数的小数点在数的最后时则该数例如最大的11111111B其值为255一个时则该号小数例如最大的小数形式也是B 其值为1-2-8入浮点数的表示数或纯小数并小定点数表示的位编码其中一位符位小数而般的实数此外其表数比定点数多码表示数也可以是数当时必须阶比较并使相等为化比较操作使涉符可对加上一个正数称为置数使所有阶都数这就是移码表示移码的定义设 阶所移码位数为 则为偏则, .格化数的位数表示数的有效数位有效数位多数据高为了在浮点数运算过程中尽保留效数字的位数使有效数字占满尾数数位必须经常格化操作数字即则则 格式补码表示数则规为尾位和最高位码种数则当结果的形式时需移阶减1直到止这个过程称为 左规数则当结果的形式时并不一定出应位1然判断阶出这个过程称为右组成数符阶码尾浮点数格式如下位数符位 偏 $ % " 位$码小数表示的进制数此种浮点数形式解因 $ 所以即位数符位 码偏位 码规格化一位总是 故存即有 位但位数据码是对称的故对称即解因浮点数形式表示为111 000单形式48838880H当运码过小时的而浮点数分的越远稀疏浮点数的情况下其多则尾少即表数大则精度差数变稀疏数的大小对范围的影响大则范围大但精度变低数变稀疏格式格式格式范围精度扩展为码表示偏为 因 则码为 而全 用来表示一些特殊值故不能表示到 最大能是 这小了若 则 ! 故最大 表数范围增大码表示规为的格式。
chap2 FX系列PLC的组成与结构
特殊品种区别： D—DC电源，DC输入 A—AC电源，AC输入 H—大电流输出扩展模块 V—立式端子端子排的扩展模块 C—接插口输入输出方式 • 若特殊品种区别一项无标志，通指：AC电源， DC输入，横式端子排；继电器输出，2A/点； 晶体管输出，0.5A/点；晶体管输出，0.3A/点。
FX系列PLC型号名称含义
FX系列PLC型号的命名的基本格式为：
FX
特殊品种区别 输出形式
单元类型 I/O总点数 系列序号
系列序号：0S,0N,1N,1S,2N,2NC等。 I/O总点数：14~256
00-3-22 1
单元类型：M—基本单元 E—输入输出混合扩展单元及扩展模块 EX—输入专用扩展模块 EY—输出专用扩展模块 EYR—继电器输出专用扩展模块 EYT—晶体管输出专用扩展模块 输出形式：R—继电器输出 T—晶体管输出 S—晶闸管输出
00-3-22 6
• FX2N系列产品是小型化、高速度、高性能和所有方面
都相当于FX系列中最高档次的超小型程序装置。系统 配置既固定又灵活，通过扩展可进行16~256点的灵活
输入输出组合；程序容量大，内置800步RAM，可使
用存储盒，最大可扩充至16K步；编程指令丰富，27 条基本指令、2条步进指令和128种功能指令，可完成 高速处理、数据检索、数据排列、三角函数运算、脉 冲输出、脉宽调制、PID控制指令等功能。
00-3-22 7
00-3-22 5
2.4 三菱FX系列PLC简介
2.4.1 FX系列PLC的特点 • FX系列具有超小体积和卓越性能，由基本单 元、扩展单元、扩展模块及特殊功能单元构成。 • 如：FXOS，FX1N，FX1S，FX2，FX2N。 FX2是 三菱公司高性能超小型机的代表。输入输出点 数为16~128点；速度快，基本指令执行速度为 12us；容量大，8K步EPROM或EPROM和2K步 RAM；丰富的软元件，20条基本种功能指令、 2条步进指令和95种功能指令；高速计数器， 最高计算频率为10KHz
Chap2 MOS器件与工艺
MOS管的电性能
MOSFET的电流－电压关系 MOSFET的寄生参数 MOSFET的电路模拟
MOSFET的栅极
栅的基本结构是平板电容 Gate capacitance helps determine charge in channel which forms inversion region
PMOS管 类似（衬底掺杂成为n型半导体）
MOS physical structure view
GATE DRAIN CONDUCTOR INSULATOR
GATE
NMOS
SOURCE
symbol
DRAIN n n SUBSTRATE SOURCE
P - DOPED SEMICONDUCTOR SUBSTRATE
截止区 Vgs – Vt < 0
★ Id = 0
0.0
1.0
2.0 3.0 VDS (V)
跨导系数k’和阈值电压Vt是工艺参数，由制造工艺决定
★ k’与栅氧化层厚度成反比（正比于1/xox ）， pMOS、nMOS不同 ★ Vt大致是xox的线性函数，但略有变化，有更逼近公式(后面有讲)
p-well
n-well
substrate
双阱CMOS工艺简单步骤 CMOS Process steps (2)
Pattern polysilicon before diffusion regions
poly p-well
gate oxide
poly n-well
双阱CMOS工艺简单步骤 CMOS Process steps (3)
第2章 数字电路基础和常用器件..
晶体管的应用
二极管型只读存储器 三极管型只读存储器
X1置高电平（其他行线置低）， 读O1~O4，得1101 X2置高电平（其他行线置低）， 读O1~O4，得1010 ……
X1置高电平（其他行线置低）， 读O1~O4，得0011 X2置高电平（其他行线置低）， 读O1~O4，得1010 ……
MOS管的应用
其中， A为输出（运算结果）， B 、C、E、F为输入， 显然可以用 与门、或门、非门来实现。
逻辑功能的表示方式
逻辑功能可以选用真值表、布尔代数式、 卡诺图、线路逻 辑图表示。例如与门的4种表示形式：
真值表 A B X 布尔代数式 卡诺图
逻辑门电路
1 0 1
A B X
0
0 1 1
0
1 0 1
0
0 0 1
基本定理和常用公式，逻辑化简
A+0=A A•0=0 A+A=1 A•A=0
A+1=1
A+B=B+A
A•1=A
A+A=A
A•B=B•A
A•A=A
A=A
(A+B)+C=A+(B+C)
(A•B) •C=A•(B•C)
A•(B+C)=A•B+A•C
A+A•B=A A+A•B=A+B
A+ B•C=(A+B) •(A+C)
= XnYn + XnCn-1 + YnCn-1
一位加法器的两种逻辑线路图
Xn Yn Cn-1
. . .
1 1 1
.. . . . .. ..& .
&
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
上述约束条件的目的：防止在同一时刻选择2个或2个 以上数据，避免収生冲突。
TM
27
27
数字逻 辑设计
2.3
MOS场效应晶体管
► NMOS晶体管的物理结构：
TM
28
28
数字逻 辑设计
MOS场效应晶体管（续）
VGS = 5V 时 NMOS 晶体管导通 栅极 V = 5V
G
●
► NMOS晶体管的工作原理:
集电极开路的与非门 集电极开路的不非门又称OC门（open collector）
○
►
VCC
输出 输入
f
a b T5
输入级
中间级
输出级
TM
21
21
数字逻 辑设计
►
集电极开路的与非门（续）
OC门应用之一：输出端幵联形成“线或”逡辑 。
VCC
L a b
OC
►
OC门应用之二：驱动其它器件，例如用于驱动显示灯。
MOS晶体管的符号
► PMOS晶体管的符号：
栅极
栅极
VG
源极 S 漏极 D （衬底） 源极 S
漏极 D
VS VD
（a） 完整符号
电源 VDD （b）简化符号 （c）源、栅、漏极加上电信号
TM
33
33
数字逻 辑设计
数字电路中的MOS晶体管相当于一个受控开关 ► NMOS晶体管工作于开关状态：
衬底（N 型）
接 VDD
沟道
TM
31
31
数字逻 辑设计
MOS晶体管的符号
► NMOS晶体管的符号：
栅极 G 栅极 G 源极 S 漏极 D （衬底） 源极 S 漏极 D
栅极 G 源极 S
（a） 完整符号
VG
（b）简化符号
（c）
漏极 D
VS
VD
（b）简化符号
（c）源、栅、漏极加上电信号
TM
32
32
数字逻 辑设计
驱动负载能力（扇出系数N）：
►
Vo （驱动门） （负载门）
●
…
扇出系数 N = 保证 Vo 电平在阈值范围内负载个数的上限
…
TM
15
15
数字逻 辑设计
TTL与非门的外特性及其参数（续）
驱动负载能力（扇出 系数N）：
驱动门的输入皆为高电 平时，输出为低电平。
截止
►
VCC
VCC
R1
ip1
负载门 1 的输入级
i / mA
正向电流
i / mA
击穿
0
反向漏电流
0.5
0.7
vD / V
0
vON vDvD / V 0.7 /V
（a）硅二极管的伏安特性曲线
（b）简化的伏安特性曲线
TM
9
9
数字逻 辑设计
硅三极管的伏安特性示例
4 饱和区 3 大 2 区 1 放
截止区
（a） 符号
（b） 伏安特性
TM
10
10
数字逻 辑设计
L – max：低电平的上限。
V
V
vcc
逻辑电平 1
VH- min
未定义
VL - max
逻辑电平 0
0
► 理想情况：
V
H – min
略高于VCC / 2； V
L – max
L – max
略低于VCC / 2
► 希望（
V
H – min
－ V
）尽量小，
TM
抗干扰性能好。
8
8
数字逻 辑设计
硅二极管的伏安特性示例
vi2 vi 2
（a）
电路图
（b）
等效电路图
输入
输出
输入
输出
x1 x2
f
x1 x2
L L L H H L H H
f
H H H L
x1 x2
0 0 0 1 1 0 1 1
f
1 1 1 0
x1 x2
f
（a） 符号
（b） 功能表
（c） 真值表
(d) 波形图
TM
7
7
数字逻 辑设计
逻辑电平和阈值
电平
H – min：高电平的下限；
数字逻 辑设计
第2章 数字集成电路的基本元件
吴剑钟
wujianzhong@
1
数字逻 辑设计
第2章 数字集成电路的基本元件 2.1 概述
2.2 TTL集成门电路
2.3 MOS场效应晶体管
2.4 MOS门电路
2.5 74系列中小觃模集成电路芯片
2.6 可编程逡辑器件
TM
2
2
数字逻 辑设计
简单非门静态工作点分析：
VCC (+5V)
○
ic
●
Rc
vo VCC
RC
vi
Rb
T
ib
vce
●
vbe
0.3V
i b = 0（A）
vce< VCC
VCC
vce / V
ib ( vi 0.7 ) / Rb
TM
11
11
数字逻 辑设计
简单非门静态工作点分析：
当vi = 0V 时，晶体管截止，理想情况下， vo = VCC，由于漏电流的存在，vo = vce < VCC。
（b） 功能表
（c） 真值表
TM
5
5
数字逻 辑设计
最简单的门电路（续）
VCC （+5V）
► 或非门
ic
Rb1 T1
VCC (+5V)
RC
Rc
vO vi1
Rb2 T2
v v0o
vi2
vi1
vi2
ib1
不1
（a） 电路图
ib2
（b） 等效电路图
输入
输出
输入
输出
x1 x2
f
x1 x2
L L L H H L H H （a） 符号
集成电路：
►晶体管
►MOS
- 晶体管逡辑（transistor- transistor logic, TTL）电路 ；
逡辑电路：其中CMOS电路为主流產品。
数字集成电路中，晶体管相当于一个叐控开关。
►在稳定状态下:或者工作于截止状态
或者工作于充分导通（达到饱和）状态。
►其输入/输出电平或者是高电平（H）、
说明：为进一步降低功耗，VDD 还在降低，
高/低电平随之降低。
TM
36
36
数字逻 辑设计
NMOS门电路
► 非门
VDD
R
●
x
f
输入 x L H
பைடு நூலகம்
输出 f H L
输入 x 0 1
输出 f 1 0
（a）
电路图
（b）
符号
（c）
功能表
（d）
真值表
TM
37
37
数字逻 辑设计
TM
22
22
数字逻 辑设计
TTL三态门
= H ；en = L ；
○
► en
x
x
TM
23
23
数字逻 辑设计
TTL三态门
= H 时，三态门相当于一个普通的 TTL反相 器（非门）； = L 时，三态门中的晶体管 T2、T3、T4 和 T5 全部截止，输出端 f 相当于一根悬空的导线， 这种状态称为高阷态Z。
VS = 0V VD
---------
沟道 VGS = 5V 时 NMOS 晶体管导通
TM
29
29
数字逻 辑设计
MOS场效应晶体管（续）
► NMOS晶体管的工作原理:
VGS = 0V 时 NMOS 晶体管截止
、 、
栅极 VG = 0V
VS = 0V VD
VGS = 0V 时 NMOS 晶体管截止
vce =
i b = 80A。
ib ( vi 0.7 ) / Rb
，本例通过适当选择R b，使
在 i b = 80A的情况下，适当选择Rc的数值(Rc = 1K)， 使晶体管达到饱和。从图中看
出，
vo vce 0.3 V
TM
。
12
12
数字逻 辑设计
2.2
TTL集成门电路
► 典型的TTL不非门
2.1 概述
► 数字集成电路由晶体管和电阷等元件组成。
电子管 晶体管：
►双极型晶体管（bipolar
transistor） ；
►金属-氧化物-半导体（metal
oxid semiconductor, MOS）场效应晶体管。
TM
3
3
数字逻 辑设计
2.1 概述
► 数字集成电路由晶体管和电阷等元件组成。
a en
en
f
xa x
○
f
en
TM
26
26
数字逻 辑设计
TTL三态门（续）
用三态门构建总线
f en 1 en i
►
en n
x1
en 2
x2
xi
xn
约束条件 ：en1，en2， enienn中最多只能有 一个叏值为1。满足此约束条件下：
1. 2.
当 en i = 1 时，f = xi。这表明可以用 eni 选择数据 xi ，使其 到达输出端。 当en 1 = en 2 = = en i = en n = 0 时，f = Z，此时丌 选叏仸何数据。