第3章 组合逻辑电路的分析和设计
合集下载
组合逻辑电路
第 3章 组合逻辑电路逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路（简称组合电路）, 另一类是时序逻辑电路（简称时序电路）。
所谓组合电路是指电路在任一时刻的输出状态只与同一时刻各输入状态的组合有关，而与前一时刻的输出状态无关。
组合电路的示意图如图3.1所示。
组合逻辑电路的特点：（１） 输出、输入之间没有反馈延迟通路。
（２） 电路中不含记忆元件。
图 3.1 组合电路示意图3.1 组合逻辑电路的分析方法和设计方法 （1）3.1.1组合逻辑电路的分析方法分析组合逻辑电路的目的是为了确定已知电路的逻辑功能,或者检查电路设计是否合理。
组合逻辑电路的分析步骤如下：(1） 根据已知的逻辑图， 从输入到输出逐级写出逻辑函数表达式。
(2） 利用公式法或卡诺图法化简逻辑函数表达式。
(3) 列真值表, 确定其逻辑功能。
例 1 分析如图3.2所示组合逻辑电路的功能。
解（1）X 1X 2X n12m输入信号输出信号ACBC AB Y ⋅⋅=ACBC AB Y ++=A B B C A CY（2）化简（3）例真值表：如表3·1所示图3.2 例1 的逻辑电路* *表 3.1 例1的真值表由表3.1可知，若输入两个或者两个以上的1(或0), 输出Y 为1(或0), 此电路在实际应用中可作为多数表决电路使用。
例 2分析如图3.3所示组合逻辑电路的功能。
解(1) 写出如下逻辑表达式: (2) 化简ABY =1ABA Y A Y ⋅=⋅=12BAB B Y Y ⋅=⋅=13BAB AB A Y Y Y ⋅⋅==32图 3.3 例2 的逻辑电路（３） 确定逻辑功能: 从逻辑表达式可以看出， 电路具有“异或”功能A BY3.1.2 组合逻辑电路的设计方法（2）组合逻辑电路设计的目的是根据功能要求设计最佳电路。
组合逻辑电路的设计步骤分为四步:（1）根据设计要求, 确定输入、输出变量的个数, 并对它们进行逻辑赋值(即确定0和1代表的含义。
电路第03章 组合电路的分析与设计
0 0 0 1 1 ＝0 0 0 1 1 • 0 1 1 1 1
10 0 0 1
10 0 1 1 11 0 0 1
F
F1 A
F2 BC
F F1 F2 A BC
AB AC
注: 为使阻塞圈所代表的积项中各变量不再具有非的形式， 阻塞圈也应该围绕1重心来圈。
版权：孙文生
版权：孙文生
2. 用阻塞逻辑设计三级与非电路
解: 将函数填入卡诺图
AB CD
00
01
11
10
00 1 1
01 1 1 1 1
11
1
10 1
11
采用阻塞法化简逻辑函数
F 1 ACD BC AD BC AC CD
ACD BC AD BC AC CD
版权：孙文生
用阻塞逻辑设计三级与非电路
版权：孙文生
【应求】
例: 输入只有原变量，用最少的三级与非门实现下列函数 F(A, B,C, D) M (3,6,7,8,12,15)
1
01 1 1
1
11
11
10
11
F
(2) 求最简与或式，并变换
F A C AC AB A C AC AB A C AC AB
(3) 画出逻辑图
版权：孙文生
版权：孙文生
3.3.2 逻辑函数的两级门实现
2. 两级或非门电路的实现
求出函数的最简或与式; 对函数两次取反，再运用反演率，变成或非-或非式；
版权：孙文生
当需要用原变量标注时，在化简时应围绕1重心来圈。
版权：孙文生
积项的阻塞逻辑
阻塞逻辑:
乘积项可以用被扣除的最小项的反乘之，使积项受其控制，其 逻辑关系保持不变。
数字电子技术 第三章 组合逻辑电路
2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。
3.1小规模集成电路组成的组合逻辑电路的分析和设计
A 0 0 0 0 0 0 0 0
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
Y 0 0 0 0 0 0 1 1
A 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
多余输入端与使用输入端并连。
多余输入端与正电源相连。 或门或者或非门有多余输入端时，只有两种选择：多余 输入端与使用端并连或者接地。
（2）输入端不够的情况。
分组处理
逻辑变换处理
F x1 x2 x3 x4 x1 x2 x3 x4 x1 x3 x1 x2 ( x3 x4 x3 x4 ) x1 x3 x1 x2 x3 x4 x3 x4 x1 x3 x1 x2 x3 x4 x3 x4 x1 x3
（3） 写出逻辑表达式并化简。
Y m5 m6 m7 AB C ABC ABC
Y AB AC
（4） 画逻辑图如图 。
例 设计一个电路，用以判别一位8421码是否 大于5。大于5时，电路输出1，否则输出0。分 别用与非门和或非门实现。
解 1．用与非门实现的步骤如下： （1） 根据题意列真值表 假设输入的8421码用四个变量A、B、C、D表示，输 出用F表示，可得到表所示的真值表。 （2）求最简的与或表达式。
设计的一般步骤
分析要求。根据设计要求中提出的逻辑功能，确定输
入变量、输出变量以及它们之间的相互关系。
列真值表。根据输入信号状态和输出函数状态之间的
对应关系列出真值表。
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第3章-组合逻辑电路
一、二进制译码器（最小项译码器） 输入：一组二进制代码 输出：一组与输入代码一一对应的高、低电平信号。
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
数字电子技术基础第三版第三章答案
在数字电路中，需要将数字量的代码经过译码，送到数字显示器显示。能把数字量翻译成数字显示器能识别的译码器称为数字显示译码器，常用的有七段显示译码器。
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
试设计符合上述要求的逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
。
4选1数据选择器的逻辑表达式：
。
对照上述两个表达式，得出数据选择器的连接方式为：
A0=C1，A1=C2， ， ， ， 。
根据数据选择器的连接方程，得到电路如习题3.3图所示。
1
0
0 0
1 0 0 0
1
0
1 0
1 0 0 1
1
1
1 1
1 0 1 0
1
1
0 1
1 0 1 1
1
0
0 0
1 1 0 0
0
0
1 1
1 1 0 1
0
1
1 0
1 1 1 0
0
1
1 0
1 1 1 1
0
0
0 1
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
卡诺图化简函数，得到最简与或式：
变换F2的表达式
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
试设计符合上述要求的逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
。
4选1数据选择器的逻辑表达式：
。
对照上述两个表达式，得出数据选择器的连接方式为：
A0=C1，A1=C2， ， ， ， 。
根据数据选择器的连接方程，得到电路如习题3.3图所示。
1
0
0 0
1 0 0 0
1
0
1 0
1 0 0 1
1
1
1 1
1 0 1 0
1
1
0 1
1 0 1 1
1
0
0 0
1 1 0 0
0
0
1 1
1 1 0 1
0
1
1 0
1 1 1 0
0
1
1 0
1 1 1 1
0
0
0 1
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
卡诺图化简函数，得到最简与或式：
变换F2的表达式
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
32
图3.4.1
A1 B1 A0 B0
p1
g1
g0 p0 C0
S1
大家网：/
S0
33
CMOS 4位二进制快速加法器芯片如下图
74xx83;74C283,4008
大家网：/
34
其它几种MSI全加器列表
Device No. 74xx83 Family TTL Description 4-bit binary adder with fast carry
大家网：/
31
2.超前进位加法器
• 从图3.3.7上看到最终进位输出C4的产生 与两个因素有关: 1.本位数相加产生的进位， 2.低位进位的传输速度。 根据图3.3.6的进位输出原理，可以得到 超前进位加法器的前两位电路图（3.4.1）
大家网：/
8
1.写出逻辑函数表达式
P1=AB
P2=BC
P3=AC
F=P1+P2+P3=AB+BC+AC
大家网：/
9
2.列出真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
大家网：/ = （Ai ⊕ Bi） Ci-1+AiBi 25
3.画出逻辑电路图
Ai⊕Bi
Half Adder Half Adder
( Ai⊕Bi)⊕Ci-1
( Ai⊕Bi) Cin +AiBi ( Ai⊕Bi)Ci-1
大家网：/ 26
大家网：/
6
分析方法举例
• 例1. 多输入单输出电路 (多数表决电路) • 例2. 多输入多输出组合逻辑电路 (带进位半加器)
大家网：/
7
例1：3变量多数表决电路分析
A B C
P1 P2 F
P3
大家网：/
大家网：/
37
1.写出真值表
8421BCD码 D C B A 余3码 Y3 Y2 Y1 Y0
2.从真值表观察 BCD码中的DCBA 与Y3 Y2 Y1 Y0始 终相差0011，这就
0 0 0 0
0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1
74xx283
74c83 4008
TTL
CMOS CMOS
4-bit binary adder with fast carry 4-bit binary adder with fast carry 4-bit binary adder with fast carry
35
大家网：/
Ai 0 0 1 1
Bi 0 1 0 1
fi 1 0 0 1
只有当A3=B3,A2=B2,A1=B1,A0=B0时 两个4位二进制数才相同，若中间有一位不相等， 则A≠ B 大家网：/
18
2.由真值表写出逻辑函数式： fi=Ai Bi+Ai Bi=Ai ⊕ Bi=Ai ⊙ Bi
大家网：/ 14
2.设计举例：
下面用两个例子说明组合 逻辑电路的设计方法。
大家网：/
15
单输出组合逻辑电路的设计
例1：设计一个电路比较器。若两个4位二进制 数，A=A3A2A1A0和B=B3B2B1B0。 要求设计一组合逻辑电路对它们进行比较， 当两个数相同时，输出为‘1’，否则为‘0’
• 逻辑电路的分类 1.组合逻辑电路 2.时序逻辑电路 3.状态机
大家网：/
3
组合逻辑电路的概念
YO1 Xi1 Xi2
Combina -tional Logic Circuit
YO2
Xin
YOm
大家网：/
4
组合逻辑电路的特性
A4 B4
A3 B3
A2 B2
A1 B1
C0
A B Ci Co S
C4
S4 MSB
A B Ci Co S
A B Ci Co S
A B Ci Co S
S3
S2
S1 LSB
图3.3.7
大家网：/ 30
例4.并行二进制加法器
• 加法器有两种类型 1.波纹进位加法器 如图3.3.7是波纹进位器，每一位二进制 全加器的进位输出作为后一位全加器的 输入，进位数逐位向前推移。 显然这样的4位加法器的速度很慢。
进位输出Co可以改写成如下表达式：
Co= （Ai ⊕ Bi） Ci-1+AiBi = Ai Bi Ci-1+ AiBiCi-1+ Ai Bi（Ci-1+ Ci-1）+ Ai Bi =Ai Ci-1(Bi+Bi)+BiCi-1(Ai+Ai)+AiBi =AiCi-1+BiCi-1+AiBi
大家网：/
28
Ai Bi Cin
图3.3.6
( Ai⊕Bi) ⊕Cin
改进后的全加器电
AiBi+AiCin+BiCin
可以看出，进位输出Co的运算与求和运算同时进行 ，当然提高了运算速度。 由一位全加器可以实现4位二进制全加器
大家网：/ 29
4位全加器的级联方式
• 逻辑电路功能由真值 表可以看出该电路为 多数表决电路： • 3个变量中有2个或2 个以上为‘1’时，输 出为‘1’。
大家网：/
10
例2.下图为一个多输出组合逻辑电路， 试分析电路功能
半价器电路符号
A A B
=1
S=A⊕B
S=A⊕B
B C=AB
C=AB
Y=A0 ⊕B0 A1 ⊕B1 A2 ⊕B2 A3 ⊕B3 因为每一位二进制数相等时，4位全相 等，输出才为1’。 大家网：/
20
例2：设计一个无进位输出的全加器电路
解： 1.全加器电路有3个输出，其中两个输A、B分别 为一位二进制数，有三个输入是低位的进位输 出Cin 2.列出全加器真值表 Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 21 大家网：/ Ci 0 0 0 1 0 1 1 1
用加法器设计组合逻辑电路
• 加法器的用途和多，下面仅举两例说明 用加法器实现组合逻辑电路的方法。
大家网：/
36
例3.3.7：利用74LS283设计一个代码转换电路， 将BCDS8421码转成余3码。
• 解： • 思路：把要获得的逻辑函数化成 输入变量与输出变量 或者 输入变量与 常量 成为在数值上相加的形式，再用加法器 进行设计
3.用NAND门实现一位比较器
fi= Ai Bi+Ai Bi= Ai Bi+Ai Bi
4.画出一位二进制比较电路（见图1）
5.由一位比较器得到4位二进制同电路比较器，见下图
大家网：/ 19
4位比较器电路
74AC11521 8-bit identity 74ACT520 8-bit identity 74FCT521 8-bit identity 以上为三种MSI
• ⑴.组和逻辑电路可以 是多输入多输出逻 辑电路； • ⑵.输入变量只有“0”、“1”两种状态， 因此n个输入变量有2n种输入组和状态；
大家网：/
5
Sec3.2 组合逻辑电路的分析方法
• 1.分析的目的:找出逻辑电路的功能 • 2. 分析的步骤: ⑴.根据逻辑图，写出输出端逻辑关系表达式； ⑵.化简此逻辑函数成最简表达式； ⑶.列出真值表，把各组输入状态下的输出状态求出； ⑷.根据逻辑真值表，得到逻辑功能的说明。
第3章 组合逻辑电路的分析和设计 Combinational Logic Ci主要内容
• 1.MSI的应用 • 2.组合逻辑电路的分析方法 • 3.组合逻辑电路的设计方法
大家网：/
2
Sec3.1 概述
0
0 0 0 0 1 1 1 1 1
0
1 1 1 1 0 0 0 0
1 1
0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
是传说中的余3代
码的特征
1 大家网：/ 0 0
38
D—— A3 C—— A2 B—— A1 A—— A0 B3 B2 B1 1 B0 Ci
22
4.画出逻辑电路图
Output un-carry Full Adder
A B Cin
Full Adder
Sum Ai Bi C
0ut
Ci-1
Ai⊕ Bi⊕ C in
大家网：/
23
多输入组合逻辑电路设计
• 例3设计两个4位二进制数全加器 解： 1.全加器的工作过程如下： C2 C1 C0 被加数 Ai A3 A2 A1 A0 加数Bi + B3 B2 B1 B0 C3 S3 C2 S2 C1 S1 C0 S0 进位Si
由上图可以看出，它是两级半加 器（见下图）组成的
∑
S=A⊕B Input bits C=AB
A
∑
Sum
B
Co
carry
电路的缺点：因为是进位输出运算，要在 Ai⊕Bi运算之后才可以产生Co,要经过3级门 大家网：/ 延迟时间，所以运算速度慢
27
改进方法
大家网：/
13
Sec3.3 组合逻辑电路的设计方法
• • • • • • • 1.设计步骤： ⑴.建立描述逻辑问题的真值表 ①.分析题目所给的条件； ②.找出问题的条件与目的及因果关系； ③.确定输入、输出变量； ④.列出真值表； ⑵.由真值表写出逻辑函数表达式；(用最小项积之和的 形式。) • ⑶．对输出逻辑函数进行化简。 • ⑷．画出逻辑电路图。