数字电路(底纹)第11章-VHDL

Chapter 10
VHDL
(超高速集成电路硬件描述语言)
Very high speed integrated circuit Hardware Description Language
超高速集成电路硬件描述语言(VHDL)是美国国防部提出的、IEEE 确定的通用工业标准硬件描述语言，可以承担数字系统设计的几乎全 部设计任务。已成为通用硬件描述语言。
14
库
a & b F
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
定义语句：
位于ARCHITECTURE 与 BEGIN 之间
用来定义构造体内部使用的信号，常数，数据类型和函数等。 Example： ARCHITECTURE m OF mux IS SINGAL tmp1,tmp2: STD_LOGIC; SIGNAL indata: STD_LOGIC_VECTOR(2 DOWNTO 1); BEGIN [并行处理语句]； END m;
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
第十一章 VHDL设计
Digital Circuit and System (数字电路与系统)
Email:kaiyu.wang@ Tel:88339220
2
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
10
PORT (a,b: IN BIT;
若调用库：
IEEE. STD_LOGIC_1164. ALL;
实体部分
PORT (a,b: IN STD_LOGIC; F: OUT STD_LOGIC); END and1;
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
8
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
端口通讯模式：
IN — 端口输入 OUT — 端口输出
INOUT — 双向端口 BUFFER — 输出 （可反馈给构造体内用）
a
IN CP
＆
d
q qn
BUFFER OUT
9
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
端口未定义的，在定义语句中给出 定义了两个 “信号(SIGNAL)” 语句
15
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
将库，实体，构造体连起来做例题 Example 1：Design the following circuit using VHDL LIBRARY IEEE; USE IEEE. STD_LOGIC_1164. ALL; ENTITY X IS PORT (a,b,c: IN STD_LOGIC ; END X; F: OUT STD_LOGIC); a 定义信号语句 c
§ 10.1 Basic Structure of VHDL Programming 结构) §10.2 Data Types of VHDL (数据类型) §10.3 § 10.4 VHDL Statements VHDL 设计实例 (语句)
(基本
3
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
10.1.2 ENTITY（实体）
描述设计系统的 “外部接口信号”，即芯片的管脚，规定端口 (即管脚)的数目﹑方向﹑类型等。 格式： ENTITY 实体名 IS 数据类型；
PORT（端口名：端口通讯模式
END
端口名：端口通讯模式 实体名；
数据类型) ；
端口通讯模式： 定义外部接口是输入还是输出，如 IN, OUT, INOUT, BUFFER 等
10.1.1
LIBRARY (库)
库是用来存放已编译出的实体，构造体，配置，包集合等，设计结果共享。
4
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
库 放在程序的最前面 格式： LIBRARY 库名; 库的种类： IEEE 库 STD 库 ASIC 库 WORK 库 用户定义库 1. IEEE库 — 输入、输出端口数据类型（取值类型，范围） 1). STD_LOGIC_1164 例 STD_LOGIC STD_LOGIC_VECTOR AND, OR, NOT, XOR, … 数据类型转换函数 标准包集合 (一位标准位 ‘0’, ‘1’)
数据类型：
BIT
（位） ‘0’, ‘1’
BIT_VECTOR 实体语句：
（位向量） 一组数
例 F & a b
ENTITY
and1
IS
-- 实体名 and1
-- 输入输出端口 数据类型: F: OUT BIT); 一位二进 制数 END and1; (未调库) LIBRARY USE ENTITY IEEE； and1 IS 一位二进制数 (调库)
P1 &
1
F
≥1 P2 &
b
ARCHITECTURE m OF X IS SIGNAL P1, P2: STD_LOGIC; BEGIN P1<= a AND c; P2<= NOT c AND b; F<= P1 OR P2; END m;
NOT最高优先权
并行语句
16
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
为了使程序标准化，应多用 BIT BIT_VECTOR
标准数据类型
少使用
12
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
10.1.3
ARCHITECTURE
(构造体）
构造体要放在实体后面
具体描述实体功能，元件内部连线关系 格式： ARCHITECTURE 构造体名 OF 实体名 IS [定义语句]； BEGIN [并
库 USE IEEE. STD_LOGIC_1164. ALL；
IEEE；
--- 调用 IEEE
--目 使用 IEEE 库中 STD_LOGIC_1164 包集合中的所有项
库名
包集合名
项目名
7
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
实体端口： M N
A7 A6
R /W
… …
A0
SC
RAM
I/O1 PORT (M, N: IN STD_LOGIC;
I/O2
A: IN STD_LOGIC_VECTOR (7 DOWNTO 0); IO1, IO2: INOUT STD_LOGIC); 或 IO: INOUT STD_LOGIC_VECTOR (1 TO 2)); 注：VHDL不认非号，/ 号等，需定义。
6
5. 用户定义库 –
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
库的使用：
IEEE库 ASIC库
在使用前首先要加说明：
用户定义库
LIBRARY
库名； 包集合名. 项目
USE 库名. 名；
--- 表明使用的是什么 库 --- 说明设计者要使用的是库中的 哪一个包集合以及包集合中 的 哪一个项目
2. VARIABLE（变量）
是局部量，只能用在进程语句(PROCESS) 、函数语句、过程语句中。 格式： VARIABLE 变量名：数据类型 约束条件：= 初始值； -- 从4开始
§10.2 Data Types of VHDL
(VHDL 语言数据类型）
10.2.1 OBJECT（客体）
VHDL中可以赋予一个值的对象称为客体。
常数（CONSTANT） 包括： 变量（VARIABLE） 信号（SIGNAL）
1. CONSTANT（常数）
对某一常数赋予一个固定的值。 格式：
CONSTANT 常数名：数据类型：= 表达式； Vcc: REAL: = 5.0;
是一个2-1MUX， c-sel (c=0, F=b; c=1, F=a) F 2-1MUX a b sel (c)
① 一个完整命令写完时加分号“;” 注： ② VHDL不区分大小写； ③ 字母，数字可以混用，如 and2 ，但第一个必须是字母；名字 不能超过15 个字符。 17
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
并行处理语句：
处于 BEGIN 和 END 之间。
具体描述了构造体的行为及其连线关系。
13
第十章 半导体存储器及可编程逻辑器件 （Semiconductor Store and PLM）
Example: Design an AND gate as the following figure: LIBRARY IEEE; USE IEEE. STD_LOGIC_1164. ALL; ENTITY and2 IS 实体 PORT(a,b: IN STD_LOGIC; F: OUT STD_LOGIC); END and2; ARCHITECTURE m OF and2 IS 构造体 BEGIN F<= a AND b; END m; 并行处理语句 “<=” 表示 传送 将逻辑运算结果送到 F 输 出
数字电路与系统
Digital Circuit and System
主讲：
Lecturer:
王开宇 副教授