第2章 16位和32位的微处理器3
《微处理器与嵌入式系统设计》期末复习题及答案
《微处理器与嵌入式系统设计》期末复习题及答案第一章嵌入式系统概述嵌入式系统的共性：特定的使用场合或工作环境，是某个大型系统的一部分，完成一个具体的功能，专用性强，应用于特定的平台；功耗低，且一般要求高实时性和高可靠性，系统程序一般都是固化在内存中，以提高运行速度和可靠性；功能单一，模块的设计和实现较为简单；人机交互界面简单；开发时往往有上位机和下位机或主机和目标机的概念，主机用于程序的开发，目标机作为最后的执行机，开发时需要交替结合进行。
MCU：Micro Control Unit，嵌入式微控制器（俗称单片机），把CPU、随机存储器RAM、只读存储器ROM、I/O、中断系统、定时器/计时器、各种功能外设等资源集成到一个芯片上的微型计算机系统。
MPU：Micro Processor Unit，嵌入式微处理器。
MPU是由通用计算机中的CPU（微处理器）演变而来，可以理解为增强版的CPU，即不带外围功能器件。
ARM：是一家公司，也是一类技术和产品的统称。
ARM公司设计的芯片主要涉及嵌入式移动设备领域，指令集更加紧凑简单，功耗和成本更低，在移动消费电子领域占据着很大的市场份额。
嵌入式系统开发流程：需求分析、系统总体设计、系统软硬件设计、系统测试第二章ARM Cortex-M3内核与STM32微控制器ARM存储模式（2种）小端模式：数据的低字节存放在内存低地址处，数据的高字节存放在内存高地址处。
大端模式：数据的高字节存放在内存低地址处，数据的低字节存放在内存高地址处。
注意书上的相关例子！ARM指令集架构系统设计有两种方式：RISC（Reduced Instruction Set Computer）精简指令集计算机CISC（Complex Instruction Set Computer）复杂指令集计算机流水线技术：每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处理的技术，称为流水线技术。
ARM Cortex-M3微控制器采用的三级流水线：取指—译码—执行流水线的技术指标通常用吞吐率、加速比和效率三项指标来衡量。
第2章 ARM体系结构
• 控制位
–
程序状态寄存器PSR（Program Status Register）的最低8位I、F、T和 M[4：0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I：置1，则禁止IRQ中断； F：置1，则禁止FIQ中断。 • T位 T=0 指示ARM执行； T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0（M[4:0]）是模式位，决定处理器 的工作模式，如表2.3.1所列。
6 （最低）
6 5
数据中止
IRQ （外部中断请求） FIQ （快速中断请求）
中止（数据）
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
（1）复位
• • 处理器的复位电平有效时，产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常：在一个正常的程序流程执行过程中，由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止，称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后，强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量（Exception Vectors）。
M[4:0]模式控制位
M[4： 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq PC，R12～R0，CPSR, SPSR_irq，R14_irq， R13_irq PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt
新编16_32位微型计算机原理及应用(李继灿主编)课件第2章
2. I/O空间: 486利用低16位地址线访问I/O端口，所 以I/O端口最多有216=64K，I/O地址空间为 0000H～FFFFH。 注意：I/O地址空间不分段 I/O地址空间与存储空间不重叠 CPU有一条控制线M/IO，在硬件设计上用 M/IO=1，参与存储器寻址，用M/IO=0参与 I/O寻址。 从PC/XT～Pentium，基于Intel微处理器的 系统机，实际上只使用低10位地址线，寻址 210=1024个I/O端口。
指 代码流 预取 令 译 指令 码 24位 2*16 总线 器
数据总线 线性地址总线 32 32
A2~A31 BE0~BE3 系统 地址总线
D0~D31 系统 数据总线
控制 总线
控制ROM 控制部分
系统 控制总线
指令队列
译码部分 指令预取部分
总线接口部分
一. 7个功能块： 1.总线接口单元： 产生三总线信号，进行存储器和I/O端口 的访问。
地址（32位） A2~A31、BE0~BE3 地址驱动器 系统地址总线
数据（32位） 写缓冲器 4*80 D0~D31 数据（32位） 数据总线收发器 系统数据总线 控制总线 系统控制总线
2.高速缓冲存储器(CPU内部的Cache)： 存放从存储器中取出的最近要执行的指 令和数据，这样CPU就只需从Cache中取指令， 不必经常访问存储器了。
指 运算部分 微指令 令 代码流 控制部分 指令 译 24位 码 总线 器
指 令 预 取 队 列
5.控制器： 控制器采用微程序设计，根据指令译码 器送来的信息产生微指令，对运算器、存储 器管理部分……发出控制信号。 存储管 指 控制与保护 理部分 令 微指令 部件 译 运算部分 码 控制ROM 器 控制器
单片机课件第二章 ARM体系结构
2.5
ARM微处理器指令系统
2.5.1 基本寻址方式
寻址方式是根据指令中给出的地址码字段来实现寻找真实操作数地 址的方式，ARM处理器有9 种基本寻址方式。
1.寄存器寻址
操作数的值在寄存器中，指令中的地址码字段给出的是寄存器编 号，指令执行时直接取出寄存器值操作。
例如指令： MOV R1,R2 SUB R0,R1,R2
11111
系统模式
PC，R14～R0，CPSR（ARM v4及以上版本）
并非所有的模式位组合都能定义一种有效的处理器模式。其他组合的 结果不可预知。
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
Thumb 状态的寄存器在ARM 状态的寄存器上的映射
在Thumb状态下，程序计数器PC（Program Counter）使用位[1]选 择另一个半字。ARM处理器在两种工作状态之间可以切换。
Thumb状态：当操作数PSR控制位T为1时，执行BX指令进入Thumb 状态。如果处理器在Thumb状态进入异常，则当异常处理（IRQ、 FIQ、Undef、Abort和SWI）返回时，自动转换到Thumb状态。（异 常都是在ARM 状态中执行） ARM状态：当操作数PSR控制位T为0时，执行BX指令进入ARM状态 ；处理器发生异常（IRQ、FIQ、Reset、Undef、Abort和SWI）。在 此情况下，把PC内容复制到异常模式的链接寄存器中，并且异常处 理将从异常向量地址开始。
sys（系统模式）：运行具有特权的操作系统任务。
und（未定义指令中止模式）：当未定义的指令执行时进入该 模式，可用于支持硬件协处理器的软件仿真。
微型计算机技术及应用第四版习题部分答案
微型计算机技术及应用第四版习题部分答案第一章微型计算机概述1.1微处理器、微型计算机和微型计算机系统三者之间有什么不同？答：①微处理器是微型计算机的核心，是微型计算机的一部分。
它是集成在一块芯片上的CPU，由运算器和控制器组成。
②微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体。
③微型计算机系统包括微型计算机、外设及系统软件三部分。
1.2CPU在内部结构上由哪几部分组成？CPU应具备哪些主要功能？答：1.CPU在内部结构上由以下几部分组成：①算术逻辑部件(ALU)；②累加器和通用寄存器组；③程序计数器(指令指针)、指令寄存器和译码器；④时序和控制部件。
2.CPU应具备以下主要功能：①可以进行算术和逻辑运算；②可保存少量数据；③能对指令进行译码并执行规定的动作；④能和存储器、外设交换数据；⑤提供整个系统所需要的定时和控制；⑥可以响应其他部件发来的中断请求。
1.3累加器和其他通用寄存器相比，有何不同？答：许多指令的执行过程以累加器为中心；输入/输出指令一般也以累加器来完成。
1.4微处理器的控制信号有哪两类？答：一类是通过对指令的译码，由CPU内部产生的。
这些信号由CPU 送到存储器、I/O接口电路和其他部件。
另一类是微型机系统的其他部件送到CPU的。
通常用来向CPU发出请求。
如中断请求、总线请求等。
1.5微型计算机采用总线结构有什么优点？答：首先是系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系。
其次是一个部件只要符合总线标准，就可以连接到采用这种总线标准的系统中，使系统功能得到扩充。
第1页共37页1.616位微型机和32位微型机的内存容量最大时分别为多少？答:16位微型机内存容量为1MB，32位微型机的内存容量为4GB第二章8086微处理器2.3段寄存器CS=1200H，指令指针寄存器IP=FF00H，此时，指令的物理地址为多少？指向这一物理地址的CS值和IP值是唯一的吗？答：1.该指令的物理地址=CS某10H+IP=21F00H。
微机原理16位32位CPU(8086)
中 断 允 许
半 进 借 位 标 志
奇 偶 标 志
进 借 位 标 志
1-有进、借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志
状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某 种先决条件一样影响后面的操作。 控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门 的指令用于控制标志的设置和清除。 状态标志有6个，即SF、ZF、AF、PF、CF和OF ①符号标志SF（Sign Flag） 和运算结果的最高位相同。表示前面运
若TF=0 正常执行程序
返回
④标志寄存器
举例:
+ 0101 0100 0011 1001 0100 0111 0110 1010
3.8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件执行一个 总线周期。 总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一 次数据传输所需的时间。 在8086/8088中，一个最基本的总线周期由4个时钟周期组成，将4
80386
80486 Pentium Pentium IV
32
32 32 32
27.5万
120万 310万 4200万
12.5M，后提高到 20M，25M，33M
25MHz逐步提高到 33MHz、50MHz 60MHZ和66MHZ， 后提高到200MHZ 2.4G
0.1us
2.1 16位微处理器8086
式下各位引脚功能，如出现功能不同的引脚再具体讲解 。
DIP双列直插式封装
QFP塑料方型扁平式封装
Pentium4 3.2GHz LGA775 栅格阵列封装
16、32位微机原理、汇编语言和接口技术教程课后习题答案解析
《16/32 位微机原理、汇编语言及接口技术教程》部分习题参考解答第1 章微型计算机系统概述〔习题1.2 〕什么是通用微处理器、单片机（微控制器）、芯片、嵌入式系统？〔解答〕通用微处理器：适合较广的应用领域的微处理器，例如装在机、笔记本电脑、工作站、服务器上的微处理器。
单片机：是指通常用于控制领域的微处理器芯片，其内部除外还集成了计算机的其他一些主要部件，只需配上少量的外部电路和设备，就可以构成具体的应用系统。
芯片：称数字信号处理器，也是一种微控制器，其更适合处理高速的数字信号，内部集成有高速乘法器，能够进行快速乘法和加法运算。
嵌入式系统：利用微控制器、数字信号处理器或通用微处理器，结合具体应用构成的控制系统，其典型的特点是把计算机直接嵌入到应用系统之中。
〔习题1.5 〕说明微型计算机系统的硬件组成及各部分作用。
〔解答〕：也称处理器，是微机的核心。
它采用大规模集成电路芯片，芯片内集成了控制器、运算器和若干高速存储单元（即寄存器）处理器及其支持电路构成了微机系统的控制中心，对系统的各个部件进行统一的协调和控制。
存储器：存储器是存放程序和数据的部件。
外部设备：外部设备是指可与微机进行交互的输入（）设备和输出（）设备，也称设备。
设备通过接口与主机连接。
总线：互连各个部件的共用通道，主要含数据总线、地址总线和控制总线信号。
习题1.6 〕什么是总线？微机总线通常有哪3 组信号？各组信号的作用是什么？〔解答〕总线：传递信息的共用通道，物理上是一组公用导线。
3 组信号线：数据总线、地址总线和控制总线。
（1）地址总线：传输将要访问的主存单元或端口的地址信息。
（2）数据总线：传输读写操作的数据信息。
（3）控制总线：协调系统中各部件的操作。
习题1.7 〕简答如下概念：（1）计算机字长（2）取指－译码－执行周期（3）（4）中断（5）总线解答〕（1）处理器每个单位时间可以处理的二进制数据位数称计算机字长。
（2）指令的处理过程，即指处理器从主存储器读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作（简称执行）的过程。
第2章 16位微处理器
表2.2 段寄存器使用时的一些基本约定
思考题
下列CPU中属于准16位的是 A.8080 B.8086 C.8088 。 D.80386SX A.ALU，EU，BIU C.寄存器组，ALU 答案： C
思考题
8086CPU的内部结构由 组成。 B.ALU，BIU，地址加法器 D.EU，BIU
答案：D
思考题
例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业
2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1.3
8086的操作和时序
(2) 中断向量和中断向量表 中断向量：中断处理子程序的入口地址，每一个中 断类型对应一个中断向量。
中断类型码
地址指针 中断向量表 00000H
段基址×16
×4
偏移地址 段基址
IP CS 中断处理 子程序
代码段
003FFH
2.1.3
8086的操作和时序
(3) 硬件中断 • NMI • INTR
微处理器的性能描述
• 字长：指CPU能同时处理的数据位数，也 称为数据宽度。字长越长，计算能力越 快，速度越快。 • 主频：CPU的时钟频率，这和CPU的运算 速度密切相关，主频越高，运算速度越 快。
2.1
16位微处理器8086
2.1.1 8086的编程结构
2.1.2 8086的引脚信号和工作模式
标志 名称
值为0
数据串指令以地 址的递增顺序对 数据串进行处理 关中断 CPU正常工作
值为1
数据串指令以地 址的递减顺序对 数据串进行处理 开中断 单步运行
DF
方向
中断 允许 陷阱
IF TF
2.1.1
8086的编程结构
3. 8086的总线周期的概念 • CPU是一个复杂的时序数字逻辑，其所有的操作都必 须在统一的时钟下完成。由片外输入CLK引脚的时钟 脉冲信号，是系统定时的基本脉冲，其频率称为主频， 其周期称为时钟周期，有时时钟周期又称为T状态。时 钟周期是CPU执行各种操作的最小时钟单位。 • 总线周期，指的是8086CPU通过总线，执行一次访问存 储器或访问I／O端口的操作或操作的时间。若执行的 是数据输出(从CPU)，则称为"写"总线周期；若执行的 是数据输入(到CPU)，则称为"读"总线周期。。
2.1.1
8086的编程结构
2.1
16位微处理器8086
2.1.1 8086的编程结构
2.1.2 8086的引脚信号和工作模式
2.1.3 8086的操作和时序 2.1.4 8086的存储器编址和I/O编址
2.1.2
8086的引脚信号和工作模式
1.最小模式和最大模式的概念 (1)最小模式:在系统中只有一个微处理器。 (2)最大模式：两个或多个微处理器（主处理 器、协处理器） • 8087：数值运算协处理器，实现多种类的 数值操作，如高精度的整数和浮点运算， 也可以进行超越函数（如三角函数、对数 函数）的计算 • 8089：输入/输出协处理器，有一套专门 用于输入/输出的指令系统，直接为输入/ 输出设备服务。
2.1.1 8086的编程结构
2. 执行部件 • 4个通用寄存器，即AX、BX、CX、DX • 4个专用寄存器，即BP、SP、SI、DI • 标志寄存器 • 算术逻辑部件
2.1.1 8086的编程结构
状态标志寄存器F（9个状态标志位) • 状态标志：状态标志用来反映EU执行算术和逻 辑运算以后的结果特征。
微机原理 第2章 16位和32位的微处理器(30)
2.1.3 8086的操作和时序
3.中断操作和中断系统 （1）什么是中断？8086的中断有哪些类型？ • 中断是指当CPU正在执行程序时，外设(或其它中 断源)向CPU发出请求，CPU暂停当前程序的执行， 转向该外设服务(或称中断服务)程序，当中断服 务程序运行结束后，返回原程序继续执行的过程。 • 中断可分为内部中断（软件中断）和外部中断 （硬件中断）
2.1.3
8086的操作和时序
第1个总线周期，通知外设，CPU准备响应中断； 第2个总线周期，外设发送中断类型码
BHE/S7
GND VCC:地和电源 AD15～AD0:地址/数据复用
A19/S6～A16/S3 地址/状态 复用 RD＃:读信号输出 MN/MX＃:最小和最大模 S6:8086当前与总线相连 BHE＃/S7 :高8位数据总线允 式控制输入 S5:IF的值 许/状态复用 TEST＃:测试信号输入 S4、S3:当前使用的段寄存器 RESET:复位信号输入 NMI:非屏蔽中断输入 READY :“准备好”信号输入 INTR:可屏蔽中断请求信 号输入 CLK:时钟输入
2.2 8086/8088微处理器
8086的内部结构
微机原理 第二章 IA-32结构的微处理器(6)
2.1.1 8086的编程结构
1. 总线接口部件 • 4个段地址寄存器， • CS 16位的代码段寄存器 • DS 16位的数据段寄存器 • ES 16位的附加段寄存器 • SS 16位的堆栈段寄存器 • 16位的指令指针寄存器IP • 20位的地址加法器 • 6字节的指令队列缓冲器
2.1.3 8086的操作和时序 2.1.4 8086的存储器编址和I/O编址
2.1.1 8086的编程结构
• 8086是Intel系列的16位微处理器，有16根数据线和20 根地址线。 • 编程结构是指从程序员和使用者的角度看到的结构。 • 从功能上，8086分为两部分: • 总线接口部件（BIU）:负责与存储器、I/O端口传送 数据。 • 执行部件（EU）：负责指令的执行。
•
标志 CF PF AF ZF SF OF
名称 进位 奇偶
值为0 无进位或借位 有奇数个1
值为1 有进位或借位 有偶数个1
辅助 进位
零 符号 溢出
低4位无进位或借 低4位有进位或借位 位
结果不为0 结果为正数 无溢出 结果为0 结果为负数 有溢出
2.1.1 8086的编程结构
•
控制标志位：控制CPU的操作
典型的8086总线周期波形图
• 在8086中，一个最基本的总线周期由4个时钟周期组成， 因此基本总线周期用T1，T2，T3，T4表示
总线周期 T1 CLK 地址/数据 总线 地址 缓冲 数据 地址 缓冲 数据 T2 T3 T4 T1 总线周期 T2 T3 T 4
① T1状态，发地址信息 ② 在T4状态，结束。 ④ T3之后，可能插入TW ③ T3状态，高4位状态信息，低16位数据 ⑤ T2状态，总线的高4位输出状态信息
BHE/S7
8086
MN/MX RD HOLD HLDA WR M/IO DT/R DEN ALE INTA TEST READY RESET
2.1.2
8086的引脚信号和工作模式
8086在最小模式下的典型配置
2.1.2
8086的引脚信号和工作模式
最小模式连接特点： • MN/MX＃端接+5V • 1片8284A作为时钟发生器 • 地址锁存器 • 存储器和外设较多时，需要总线收发器
3.最小模式 HLDA:总线保持响应信号输出 HOLD:总线保持请求信号输入 WR＃:写信号输出 M/IO＃:存储器/输入输出控 制信号输出 DT/R＃:数据收发信号输出 DEN＃:数据允许信号 ALE:地址锁存允许信号输出 INTA＃:中断响应信号输出
VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6
8086
MN/MX RD HOLD HLDA WR M/IO DT/R DEN ALE INTA TEST READY RESET
2.1.2
8086的引脚信号和工作模式
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6
第二章
16位和32位的微处理器
本章学习重点
• • • • • • • • • • 8086的编程结构，尤其是寄存器组； 8086标志寄存器各个标志的含义； 8086的读写时序、总线操作和中断机制； Pentium的先进技术； Pentium的工作方式； Pentium的原理结构、寄存器组和描述符； Pentium的主要信号； Pentium的总线状态； Pentium的中断机制和中断描述符表； Penti8086的引脚信号和工作模式
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6
BHE/S7
2.8086/8088的引脚信号和功能 ① 数据线和地址线复用 ②有16根数据线 ③ 第21脚(RESET)为输入复位 信号 ④ 第22引脚为“准备好”(RE ADY)信号 ⑤ 高4位地址和状态线复用
2.1.2
8086的引脚信号和工作模式
• M/IO、RD、WR信号的关系
2.1.2
8086的引脚信号和工作模式
• 8284A和8086的连接
2.1.2
8086的引脚信号和工作模式
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6
2.1.3 8086的操作和时序
1. 系统的复位和启动操作
2.1.3
8086的操作和时序
2.1.3
8086的操作和时序
2. 总线操作
• 8086最小方式下的总线读操作
• 8086最小方式下的总线写操作
补充概念：堆栈
• 堆栈主要用于暂存数据和在过程调用或处理中 断时暂存断点信息。 • 堆栈：在存储器中开辟的一片数据存储区，这 片存储区的一端固定，另一端活动，且只允许 数据从活动端进出。采用“先进后出”的规 则。 • 堆栈的组织：堆栈指示器SP，它总是指向堆 栈的栈顶堆栈的伸展方向既可以从高地址向低 地址，也可以从低地址向高地址。8086/8088 的堆栈的伸展方向是从高地址向低地址。 • 演示