简介TMS320F28XX
三大DSP系列结构之比较
TI公司三大系列DSP芯片内部结构之比较班级：SJ1126 姓名：张晖学号：201120195012摘要：随着数字信号处理技术和集成电路技术的发展，以及数字系统的显著优越性，导致了DSP芯片的产生和迅速发展，DSP技术的地位凸显出来。
在世界上众多的DSP厂商中，德州仪器公司的DSP始终占据着较大的市场份额（45% ~60%），本文概略的介绍目前得到广泛应用的TI三大DSP处理器系列，TMS320C2000、TMS320C5000和TMS320C6000。
关键字：TI DSP正文：一、TMS320系列DSP命名TMS 320 F 2812 PGF A温度范围（缺省为L）前缀L=0 ~70℃TMX=A=-40 ~85℃TMP=Q=-40~125℃TMS=封装形式DSP PGF=176—引脚LQFP320=TMS320系列PAG=64—引脚塑料TQFPPGE=144-引脚塑料TQFPPZ=100-引脚塑料TQFP器件型号工艺C=COMSE=COMS EPROMF=Flash EEPROMLC=Low—voltage COMS（3.3V）VC=Low—voltage COMS（3V）TMS320包括了定点、浮点和多处理器数字信号处理芯片。
主要分为三种不同指令集的三大系列：TMS320C2000、TMS320C5000和TMS320C6000。
TMS320系列中的同一子系列产品具有相同的CPU结构，只是片内存储器和片内外设配置不同，同一子系列产品的软件完全兼容。
二、TMS320C2000系列TMS320C2000是作为优化控制的DS P系列。
TMS320C2000系列DSP集成CPU核和控制外设于一体，提供了高速的ADC和PWM发生器等，集成强大灵活的特定控制接口。
C2000 DSP既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，非常实用于工业、汽车、医疗和消费类市场中数字电机控制、数字电源和高级感应技术。
TMS320f280x 数据手册NEW
TMS320F2809, TMS320F2808, TMS320F2806, TMS320F2802, TMS320F2801TMS320C2802, TMS320C2801，and TMS320F2801x DSPs数据手册著作编号：SPRS230J2003年-2007年9月修正除非有其他说明，本文档中包含了自发布日起的产品数据信息。
同时，产品也与德州仪器的每期标准规范说明书一致。
对产品的处理不包括所有参数的测试。
目录修订历史1 F280x,C2801x,C280x DSPs1.1特点1.2商标2 介绍2.1 引脚分配2.2 信号描述3 功能概况3.1 内存映射3.2 简单描述3.2.1 C28X CPU3.2.2 存储器总线（哈佛总线结构）3.2.3 外设总线3.2.4 实时JTAG接口和分析3.2.5 FLASH存储器3.2.6 ROM存储器3.2.7 M0,M1 SARAMs3.2.8 L0,L1,H0 SARAMs3.2.9 BOOT ROM3.2.10 安全性3.2.11 外设中断扩展（PIE）模块3.2.12 外部中断（XINT1,XINT2,XNMI）3.2.13 振荡器和锁相环（PLL）电路3.2.14 看门狗3.2.15 外部时钟3.2.16 低功耗模式3.2.17 外设框架3.2.18 通用输入输出(GPIO)复用引脚3.2.19 32位CPU定时器（0，1，2）3.2.20 控制外设3.2.21 串口外设3.3 寄存器映射3.4 器件仿真寄存器3.5 中断3.5.1 外部中断3.6 系统控制3.6.1 OSC和PLL模块3.6.2 看门狗模块3.7 低功耗模式模块4 外设4.1 32位CPU定时器0/1/24.2 增强型PWM模块（ePWM1/2/3/4/5/6）4.3 高精度PWM（HRPWM）4.4 增强型CAP模块（eCAP1/2/3/4）4.6 增强型AD转换模块4.6.1 ADC不用时引脚连接4.6.2 ADC寄存器4.7 增强型CAN模块（e-CAN-A和eCAN-B）4.8 SCI模组（SCI-A,SCI-B）4.9 SPI模组（SPI-A,SPI-B,SPI-C,SPI-D）4.10 I2C总线4.11 GPIO复用引脚5 器件支持5.1 器件和开发工具名称5.2 文档支持6 电路规范6.1 绝对最大额定值6.2 推荐运行条件6.3 电气特性6.4 电流消耗6.4.1 减小电流消耗6.4.2 电流消耗图表6.5 DSP无信号缓冲区时的引脚冲突连接6.6 时序参数模型6.6.1 时序参数的一般注意事项6.6.2 测试负荷电路6.7 时钟要求和特性6.8 上电时序6.8.1 电源管理和监控电路解决方案6.9 通用输入输出(GPIO)多路复用器6.9.1 GPIO-输出时序6.9.2 GPIO-输入时序6.10 增强型控制外设6.10.1 增强型脉宽调制（ePWM）时序6.10.2 Trip-Zone 输入时序6.10.3 外部中断时序6.10.4 I2C电路特性和时序6.10.5 串行外设接口（SPI）主动模式时序6.10.6串行外设接口（SPI）被动模式时序6.10.7 片上模-数转换器6.10.7.1 ADC上电控制位时序6.11 详细描述6.12 FLASH时序6.13 ROM时序（仅适用于C280x）7 从F280X到C280X的移植7.1 移植方法8 机械数据图形列表2-1 TMS320F2809，TMS320F2808 100-pin PZ LQFP（Top V iew）2-2 TMS320F2806 100-pin PZ LQFP（Top V iew）2-3 TMS320F2802，TMS320F2801，TMS320C2802，TMS320C2801，100-pin PZ LQFP（Top V iew）2-4 TMS320F2801x 100-Pin PZ LQFP（Top V iew）2-5 TMS320F2809，TMS320F2808，TMS320F2806，TMS320F2802，TMS320F2801，TMS320F28016，TMS320F28015，TMS320C2802，TMS320C2801 100-ball GGM and ZGM MicroStar BGA(Bottom View) 3-1 原理框图3-2 F2809内存映射3-3 F2808内存映射3-4 F2806内存映射3-5 F2802，C2802内存映射3-6 F2801, F28015,F28016,C2801内存映射3-7 外设中断资源3-8 使用外设中断模块时的中断复用3-9 时钟和复位电路3-10 OSC和PLL 方块图3-11 3.3V外部晶振的使用3-12 1.8V外部晶振的使用3-13 内部晶振的使用3-14 看门狗模块4-1 CPU定时器4-2 CPU定时器中断信号和输出信号4-3 280x系统的多路PWM模块4-4 ePWM4-5 eCAP功能方块图4-6 eQEP功能方块图4-7 ADC模块方块图4-8 使用内部参考时的ADC引脚连接4-9使用外部参考时的ADC引脚连接4-10 eCAN方块图和接口电路4-11 Ecan-A存储映射4-12 Ecan-B存储映射4-13 串行通信接口模组方块图4-14 SPI模组方块图（被动模式）4-15 I2C接口设计4-16 GPIO复用引脚方块图4-17 使用取样窗口的条件5-1 TMS320X280X器件命名举例6-1 典型的运行电流相对频率（F2808）6-2 典型的运行电流相对频率(F2808)6-3 无信号缓冲时的硬件连接6-4 3.3V测试负荷电路6-5 时钟时序6-7 热复位6-8 有效写入PLLCR寄存器的举例6-9 通用输出时序6-10 采样模式6-11 通用输入时序6-12 空闲进入和退出时序6-13 备用进入和退出时序6-14 使用通用IO口的中断唤醒6-15 PWM HI-Z特性6-16 ADCSOCAO or ADCSOCBO 时序6-17 外部中断时序6-18 SPI主动模式外部时序（CLOCK PHASE = 0）6-19 SPI主动模式外部时序（CLOCK PHASE = 1）6-20 SPI被动模式外部时序（CLOCK PHASE = 0）6-21 SPI被动模式外部时序（CLOCK PHASE = 1）6-22 ADC上电控制位时序6-23 ADC 模拟输入阻抗模式6-24 单通道模式时序6-25多通道模式时序表单列表2-1 硬件特性（100MHZ器件）2-2 硬件特性（60MHZ器件）2-3 信号描述3-1 F2809的FLASH段地址3-2 F2808的FLASH段地址3-3 F2802、F2806的FLASH段地址3-4 F2801、F28015、F28016的FLASH段地址3-5 使用代码保护模式的影响3-6 等待状态3-7 自举模式选择3-8 外部frame0寄存器3-9 外部frame1寄存器3-10 外部frame2寄存器3-11 器件硬件寄存器3-12 PIE外部中断3-13 PIE配置和控制寄存器3-14 外部中断寄存器3-15 PLL,Clocking,Watchdog,and Low-Power Mode 寄存器3-16 PLLCR寄存器位定义3-17 可能的PLL配置模式3-18 低功耗模式4-1 CPU定时器0，1，2配置和控制寄存器4-2 ePWM控制和标准寄存器4-4 eQEP控制和标准寄存器4-5 ADC寄存器4-6 3.3V eCAN收发器4-7 CAN寄存器MAP4-8 SCI-A寄存器4-9 SCI-B寄存器4-10 SPI-A寄存器4-11 SPI-B寄存器4-12 SPI-C寄存器4-13 SPI-D寄存器4-14 SPI-C寄存器4-15 GPIO寄存器4-16 F2808 GPIO复用表6-1 系统时钟为100MHZ时TMS320F2809,TMS320F2808的电流消耗6-2系统时钟为100MHZ时TMS320F2806的电流消耗6-3系统时钟为100MHZ时TMS320F2802，TMS320F2801的电流消耗6-4系统时钟为100MHZ时TMS320C2802，TMS320C2801的电流消耗6-5各种外设的典型电流消耗（100MHZ时）6-6 TMS320x280x时钟表和命名（100MHZ器件）6-7 TMS320x280x时钟表和命名（60MHZ器件）6-8 输入时钟频率6-9 XCLKIN时序要求-PLL enabled6-10 XCLKIN时序要求-PLL disabled6-11 XCLKOUT 开关特性（PLL bypassed or enabled）6-12 电源管理和监控电路解决方案6-13 Reset(XRS)时序要求6-14 通用输出开关特性6-15 通用输入时序要求6-16 IDLE模式时序要求6-17 IDLE模式开关特性6-18 STANDBY模式时序要求6-19 STANDBY模式开关特性6-20 HALT模式时序要求6-21 HALT模式开关特性6-22 ePWM时序要求6-23 ePWM开关特性6-24 Trip-Zone 输入时序要求6-25 高精度PWM特性（SYSCLKOUT=(60~100MHZ)6-26 eCAP时序要求6-27 eCAP开关特性6-28 eQEP时序要求6-29 eQEP开关特性6-30 外部ADC启动转换开关特性6-31 外部中断时序要求6-32 外部重点开关特性6-34 SPI主动模式外部时序（Clock Phase=0）6-35 SPI主动模式外部时序（Clock Phase=1）6-36 SPI被动模式外部时序（Clock Phase=0）6-37 SPI被动模式外部时序（Clock Phase=0）6-38 ADC电器特性（通过推荐运行条件验证）6-39 ADC上电延时6-40 不同ADC配置时的电流消耗（ADCCLK=12.5MHZ）6-41 单通道模式时序6-42 多通道模式时序6-43 Flash耐性6-44 SYSCLKOUT=100MHZ时的Flash参数6-45 Flash/OTP进入时序6-46 不同频率时的最大最小要求Flash/OTP等待状态6-47 ROM/OTP进入时序6-48不同频率时的最大最小要求ROM/OTP等待状态8-1 F280x Thermal Model 100-pin GGM Results8-2 F280x Thermal Model 100-pin PZ Results8-3 C280x Thermal Model 100-pin GGM Results8-4 C280x Thermal Model 100-pin PZ Results8-5 F2809 Thermal Model 100-pin GGM Results8-6 F2809 Thermal Model 100-pin PZ Results版本历史注意：早期版本的页码可能和当前版本页码有所不同该数据手册自SPRS230I到SPRS230J修正该文档因保证技术的准确性，已经被再次审阅。
tms320f28数字信号控制器入门
步骤 4. 转到更多高级主题— 要获得更多的应用软件和其它高级主题，请访问 TI 网站或 者/c2000getstarted。
TMS320C28x, Code Composer Studio, C28x are trademarks of Texas Instruments. eZdsp is a trademark of Spectrum Digital. All other trademarks are the property of their respective owners.
要使用 eZdsp 套件开始开发，请访问并且为电路原理图和快速启动指南选 择合适的 eZdsp。
调试器和仿真工具：如果在您自己的硬件上开发，您将需要一个稳健耐用的软件开发工具包和支持实时 JTAG 仿真的仿真器。
图片列表
1 Spectrum Digital 公司的 C2000 开发工具网站 .......................................................................... 6 2 eZdspF2808 上的启动至 SARAM 开关 1 配置。 ....................................................................... 6 3 Code Composer Studio 文件视图 (File View) 窗口 ......................................... 7 4 280x CPU 定时器示例监视窗口 ........................................................................................... 8 5 添加变量到 Watch Window ................................................................................................ 8 6 调试菜单 (Debug Menu) 中实时模式选项 (Real-time Mode Option) ................................................. 9
第1章 TMS320F28x系列DSP概述(新)
那DSP是不是在数字信号处理器的舞台上是一 枝独秀的呢？答案是否定的，其实在微处 理器领域，
DSP存在着许多的竞争者，例如MCU、ARM、
FPGA等，它们每个都有自己的优 点，都有自己擅 长的一面，从而在微处理器领域占有一席之地。
3、DSP与MCU、ARM、FPGA的区别
先来看看DSP与MCU之间的区别。DSP采用的是哈佛结构，
吃香。当然，不管是做软件，还是做硬件，还是两者都做，只
要尽自己全力用心去做，将来一定都会是美好的。
1.2 如何选择DSP
在学习DSP或者准备用DSP做项目之前，要做的 第一件事情就是要从种类繁多的DSP中选择一款合 适的芯片，那如何迸行选择呢？下面详细进行介绍。
1、DSP厂商介绍
当提到DSP时，可能大多数人的第一反应就是TI(Texas
通常流过器件的电压、电流信号都是时间上连
续的模拟信号，可以通过A/D器件对连续的模拟信
号进行采样，转换成时间上离散的脉冲信号，然后
对这些脉冲信号量化、编码，转换成由0和1构成的
二进制编码，也就是常说的数字信号。当然，采样、
量化、编码这些操作都是由A/D转换器件来完成的。
DSP能够轻松地对这些数字信号进行变换、滤 波等处理，还可以进行各种各样复杂的运算，来实 现预期的目标。
由于软件技术更新比较快，软件工程师必须不断地学习，
补充新鲜的知识，才能保持自己的战斗力，但是随着年龄的增 长，学习能力的下降，如果不做转型，与朝气蓬勃的年轻人一 起参与竞争，压力就会比较大。而硬件工程师是要靠经验来进 行设计的，因此随着时间的推移，阅历的增多，经验会越来越 丰富，这样就等于不断地在巩固自己的技术壁垒，年轻人没有 经验的话是很难与之竞争的，所以硬件工程师基本上是越老越
第4章TMS320x28xx系列DSP综述
电气工程学院
DSP应用技术
帧同步和数据时钟的极性都是可编程的；可编程的内部
时钟和同步帧； 能同CODEC、AIC（Analog Interface Chips）等标准 串行A/D和D/A器件接口； 两个16× 16深度的发送通道FIFO； 两个16× 16深度的接收通道FIFO。
20
盐城工学院
电气工程学院
DSP应用技术
4.3.1 事件管理器(281x处理器)
在281x DSP上有EVA和EVB两个事件管理器，它们 是数字电机控制应用所使用的非常重要的外设，能够实 现机电设备控制的多种必要功能。 每个事件管理器模块包括定时器、比较器、捕捉单 元、PWM逻辑电路、正交编码脉冲电路以及中断逻辑电 路等。
4. 专门的分支跳转(Branch-look-)硬件减少了条件指令执行的 反应时间，条件存储操作更进一步提高了28xx的性能。 5. 28xx控制器具有许多独特的功能，如可在任何内存位置进 行单周期读一修改一写操作供了高性能和代码高效编程，还提
供了许多其他原始指令。
6. F28xx系列控制器在1个闪存上可以提供150 MIPS的性能。 7. F2808、F2806和F2801可以提供经济高效的基于闪存的数 字信号控制器，并且运行速度达100 MIPS。
27
盐城工学院
电气工程学院
DSP应用技术
4.3.6 CAN总线通信模块
CAN总线是一种串行通信协议，具有较强的抗干扰能力，
可以应用在电磁噪声比较大的场合。 F281x的CAN总线接口模块是增强型的CAN接口，完全支 持CAN2.0B总线规范。它有32个可配置的接收/发送邮箱， 支持消息的定时邮递功能。最高通信速率可以达到1Mbps， 可以使用该接口构建高可靠的CAN总线控制或检测网络。
TMS320F28x 硬件设计指南
注释： 本指导书只考虑到了在当前出版物上比较常见的TMS320F281x, F280x, F280xx 和 F2833x 系列， 将来的指
导书将要包括新的型号的芯片
年8月2008 ZHCA065–2008 SPRAAS1A – August Submit Documentation Feedback
Power�Management 3.3�VD Any�Other Voltage�Rails VDDIO VDD3VFI ADCINAx/Bx XINTF Crystal or�Ext. Oscillator PLL TMS320F28xxx 88 GPIO (Pins�Multiplexed�with Serial�Port,�PWM�and Other�Signals) Reset Circuit XRS/WD Com�Ports (SCI,�SPI,�I2C,�CAN,�McBSP) Comm.�Transceivers External Interface to�Digital I/O�Pins VDDA2 VDDAIO VDD VDDA18 18 3.3�VA 1.8�V Load�Power�Supply
Figure 1. Typical TMS320F28xx/28xxx System
图1. 典型的TMS320F28xx/F28xxx系统 TMS320F28xx/F28xxx devices include various onboard peripheral blocks. Though these peripherals save adding external interface parts and make it flexible to meet the system level requirements for different 芯片包括了许多便携的外围设备， 虽然这些外设存储增加了部分外设接口，并且很容 applications, it is challenging to design the hardware to operate all these peripherals and the DSC to TMS320F28xx/F28xxx achieve the highest performance with optimum reliability. Therefore, designing a custom board, which 易满足不同应用系统级的需要，但是，对于以操作所有外设为目的的硬件设计者，却带来了挑战，同时也给 should work as desired on the first attempt, is a real challenge. 数字信号控制器想以最大可信度得到最好的性能带来了挑战，所以，要想设计一块满足要求的电路板是很不 With the CPU frequency up to 150 MHz, there are many internal functional blocks onboard operating at 容易。随着CPU的频率上升到150MHz，有许多内部功能时钟需要在不同频率下工作。如果在原理图和布线 various frequencies. Any signal above 10 MHz can create a signal integrity issue if proper care is not 设计阶段不采取一些措施的话，任何超过 的信号都可能产生信号干扰问题。 10MHz taken during schematics and layout design. In addition, there are low-level analog signals on the same board. EMI/EMC and electrical noise issues should be considered before starting the board design. 同时，由于在电路板上存在低电压的模拟信号，所以电磁的干扰和兼容，以及电磁噪声，在开始设计电路板 Overall design must be debug friendly. 时都要考虑到。再有，整体设计必须有利于友好调试功能。
TMS320F28X系列DSP特点
TMS320F28X系列DSP特点
• • • • •
——低功耗模式和功率节省 ——封装 ——温度范围 *—A：-40℃~85℃ *—S：-40℃~125℃
*哈佛总线结构； *统一的存储器规划模型； *4M的线性程序地址； *4M的线性数据地址； *高效的代码（C/C++）； *TMS320F24X/LF240X处理器代码兼容；
TMS320F28X系列DSP特点
• • • • • • • • • • • ——片内存储器 *FLASH（闪存）：128K×16的FLASH （4个8K×16和6个16K×16的区间） *ROM：可达128K×16的ROM； *1K×16的OTP（一次性可编程） *L0和L1：两块4K×16的单存取RAM（SARAM） *H0：1块8K×16的SARAM *M0和M1：两块1K×16的SARAM ——引导ROM（4K×16） *软件引导模式 *标准数学表
TMS320F28X系列DSP特点
1、高性能静态CMOS技术
——150MHz振荡频率（6.67ns指令周期） *低功耗设计（1.8V内核@135MHz， 1.9V内核@150MHz， 3.3V I/O引脚， 3.3V的Flash电压） ——JTAG边界扫描功能 ——高性能32位CPU *16×16位和32×32位乘加操作；
TMS320F28X系列DSP特点
• • • • • • • • • • ——16通道12位A/D转换器 *2×8通道的多路输入选择器； *两个采样保持器 *单/同时转换模式； *快速转换时间：80ns ——可达56个独立可编程的多路通用输入/输出引脚 ——先进的仿真特性 *分析和断点功能； *硬件实时调试； ——支持工具
TMS320F28X系列DSP特点
DSP中内部Flash的应用研究
1前言TMS320F28xx DSP片内有128 K×16 bit字的Flash、两块4 K x16bit字的单周期访问RAM(SARAM)LO和L1、一块8 Kxl6 bit字的单周期访问RAM(SARAM)HO、两块1 Kxl6 bit 字的单周期访问RAM(SARAM)M0和M1。
由于存储器种类多、容量大，所以从系统的高度来配置各个存储器必须有合适的方法，而这些方法一般都与片内Flash有关。
另外，TMS320F28xx DSP片内有看门狗定时器模块(WDT)、引导ROM(ROM bootloader)模块、代码安全模块(CSM)，要合理地使用这些模块为整个系统服务，必定也要用到Flash。
由此可以看出，Flash的地位和作用比较显著．所以本文就Flash的几种用法作了研究。
2从Flash拷贝段到RAM2．1拷贝中断向量在TMS320F28xx器件中，外设扩展中断(PIE)模块管理中断请求。
上电时，所有中断向量必须位于非易失性存储器(如Flash)中，但是要把中断向量拷贝到PIEVECT RAM中，这是用户代码中器件初始化程序的一部分。
PIEVECT RAM是一个特定的RAM块，它在当前TMS320F28xx器件中是一个256×16的块．在数据空间中的起始地址为Ox000D00。
把中断向量连接到Flash，然后在运行时把中断向量拷贝到PIEVECT RAM中，有许多方法可以实现。
一个方法是创建包含函数指针的常量C结构体，该结构体包括128个32-bit向量。
如果使用DSP281x或者DSP280x外设的结构体．这个结构体叫做PieV ectTableInit，它已经在DSP281x_PieV ect．c或者DSP280x_PieV ect.c创建(参看TI提供的例程)。
因为这个结构体使用const类型关键词，所以它将会被编译器放置在.econst段中。
运行时只需要把这个结构体拷贝到PIEVECT RAM中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
简介：德州仪器所生产的TMS320F2812 数字讯号处理器是针对数字控制所设计的DSP，整合了DSP 及微控制器的最佳特性，主要使用在嵌入式控制应用，如数字电机控制(digital motor control, DMC)、资料撷取及I/O 控制(data acquisition and control, DAQ)等领域。
针对应用最佳化，并有效缩短产品开发周期，F28x 核心支持全新CCS环境的C compiler，提供C 语言中直接嵌入汇编语言的程序开发介面，可在C 语言的环境中搭配汇编语言来撰写程序。
值得一提的是，F28x DSP 核心支持特殊的IQ-math 函式库，系统开发人员可以使用便宜的定点数DSP 来发展所需的浮点运算算法。
F28x 系列DSP预计发展至400MHz，目前已发展至150MHz 的Flash 型式。
1.高性能静态CMOS制成技术(1)150MHz(6.67ns周期时间)(2)省电设计(1.8VCore，3.3VI/O)(3)3.3V快取可程序电压2.JTAG扫描支持3.高效能32BitCPU(1)16x16和32x32MAC Operations(2)16x16Dual MAC(3)哈佛总线结构(4)快速中断响应(5)4M线性程序寻址空间(LinearProgramAddressReach)(6)4M线性数据寻址空间(LinearDataAddressReach)(7)TMS320F24X/LF240X程序核心兼容4.芯片上(On-Chip)的内存(1)128Kx16 Flash(4个8Kx16，6个16Kx16)(2)1Kx16OTPROM(单次可程序只读存储器)(3)L0和L1：2组4Kx16 SARAM(4)H0：1组8Kx16SARAM(5)M0和M1：2组1Kx16 SARAM共128Kx16 Flash，18Kx16 SARAM5.外部内存接口(1)支持1M的外部内存(2)可程序的Wait States(3)可程序的Read/Write StrobeTi最小g(4)三个独立的芯片选择(Chip Selects)6.频率与系统控制(1)支持动态的相位锁定模块(PLL)比率变更(2)On-Chip振荡器(3)看门狗定时器模块7.三个外部中断?8.外围中断扩展方块(PIE)，支持45个外围中断9.128位保护密码(1)保护Flash/ROM/OTP及L0/L1SARAM(2)防止韧体逆向工程10.三个32位CPU Tim er11.电动机控制外围(1)两个事件管理模块(EVA，EVB)(2)与240xADSP相容12. (1)同步串行外围接口SPI模块(2)两个异步串行通讯接口SCI模块，标准UART(3)eCAN(Enhanced Controller Area Network)(4)McBSP With SPI Mode13.16个信道12位模拟-数字转换模块(ADC)(1)2x8通道的输入多任务(2)两个独立的取样-保持(Sample-and-Hold)电路(3)可单一或同步转换(4)快速的转换率：80ns/12.5MSPS图1TMS320F2812功能方块图。
2.2TMS320F2812硬件结构介绍2.2.1OSC与PLL方块F2812芯片上设计了一个相位锁定模块(PLL)，这个模块将会提供整个芯片所需频率源。
PLL模块方块图如图2所示。
PLL 提供了4 位(PLLCR[3:0])的PLL倍率选择，共10种放大倍率，可动态改变CPU的频率频率。
如表1所示为PLLCR 缓存器的格式，缓存器的位说明如表2所示。
XCLKIN：外部频率源输入。
OSCCLK：与XCLKIN的频率一样。
CLKIN：CPU维持正常工作所需的频率源。
这是整个芯片的最高频率。
SYSCLKOUT：与CLKIN的频率一样，提供给外围电路使用。
图2 OSC与PLL方块图。
表1PLLCR缓存器位格式表：R:读取;R/W:可读可写;-0=重置后的值NOTE:EALLOW-protected register表2 PLLCR缓存器位说明表：2.2.2系统频率控制如图3所示，所有外围电路的频率都是由SYSCLKOUT经过除频而来，F2812将所有外围分成两类，分别是：1.高速外围：包括事件管理模块(EVA，EVB)及ADC。
2.低速外围：包括SCI-A/B、SPI、McBSP。
HSPCLK：高速外围的频率，可经由HISPCP缓存器改变其频率，如表2-3所示为HISPCP缓存器的格式，缓存器的位说明如表4所示。
LSPCLK：低速外围的频率，可经由LOSPCP缓存器改变其频率，如表2-5所示为LOSPCP缓存器的格式，缓存器的位说明如表6所示。
图3系统频率方块图。
表3HISPCP缓存器位元格式表：R:读取;R/W:可读可写;-0=重置后的值NOTE:EALLOW-protected register表4 HISPCP 缓存器位元说明表：表5 LOSPCP缓存器位元格式图：2.5事件管理模块(EVA,EVB)如图8事件管理模块包括一般用途定时器(General-Purpose,GPTimers)、全比较(full-com pare)/PWM 单元、补抓单元(capture)及四象限编码器(QEP)电路，如此丰富的功能足以用于动态控制(motion control)及电机控制(motor control)的应用。
如表9所示，这两个事件管理模块(EVA和EVB)有相同的外围，能够控制2个三相电动机，可以应用于多轴动态控制。
图8事件管理模块(EVA)之功能方块图。
表9事件管理模块和信号名称：2.5.1脉波宽度调变(PWM)PWM的功能包括：1.拥有宽广可程序的Dead-time长度。
2.PWM载波频率实时的改变。
3.PWM脉波宽度实时的改变。
4.可以透过程序来产生非对称、对称及空间向量PWM信号。
5.提供外部保护接脚PDPINTx来保护功率级板，当这个接脚为”LOW”时，PWM信号将会强制变为高阻抗.如图9所示为PWM 电路的方块图，其动作流程大致为：比较器的值(CMPRx)进来与T1CON所设定的对称或非对称之波形比较，然后产生方波PHx输出进入Dead-time 产生电路产生出两个有Dead-time的信号，再透过输出逻辑电路来设定每个PWM的输出逻辑，如此就可产生所需要的PWM信号。
图9 PWM 电路方块图如图10 所示为非对称PWM 波形图，其中PWM1、PWM3、PWM5输出逻辑设为Active High，PWM2、PWM4、PWM6 输出逻辑设为ActiveLow，如此设定Dead-time 会使得PWMx 与PWMX+1 两讯号不同时为High，适用于IGBT 为Active High 之功率级板。
图10非对称PWM信号波形图(x=1,3,or5)。
如图11所示为对称PWM波形图，其中PWM1、PWM3、PWM5 输出逻辑设为ActiveLow，PWM2、PWM4、PWM6输出逻辑设为ActiveHigh，如此设定Dead-tim e会使得PWMx与PWMX+1两信号不同时为Low，适用于IGBT为ActiveLow之功率级板，本系统就是用这个设定方式。
图11对称PWM信号波形图(x=1,3,or5)。
2.5.2QEP单元每个事件管理模块都有一个四象限编码计数电路(QEP电路)，使用者可以藉由这个电路将光编码器两个相差90度的信号送到EVA 的CAP1/QEP1及CAP2/QEP2或EVB的CAP4/QEP3及CAP5/QEP4，来取得位置与速度的信息。
F2812能够透过EVA和EVB 撷取两个Encoder的信号。
EVA的QEP电路以GPtimer2为频率基础，而EVB的QEP电路以GPt imer4为频率基础，与F240 最大的差异在于无法合并两个16位的定时器来扩展成32位的定时器，只能以16位的定时器来使用。
QEP 电路的定时器之计数模式必需操作于”方向性上数/下数计数模式”。
EVA的QEP电路方块图如图12所示。
EVB 的QEP电路方块图如图13所示。
图12EVA的QEP电路方块图。
图13EVB的QEP电路方块图。
如图14所示为典型的Encoder输出信号，在图的左半部，看到QEP1领先QEP2为90 度，所以定时器使用上数型。
在图的右半部，看到QEP2领先QEP1为90度，所以定时器使用下数型。
图14QEP的解碼时序及方向图。
2.6通用输入/输出(GPIO)接口图15为GPIO的方块图，F2812许多外围都与GPIO共享接脚，使用时需要设定GPxMUX、GPxDIR、GPxQUAL、GPxDAT 等缓存器来达到硬件上的运用。
GPxMUX：每个I/O端口都有一个多任务缓存器(GPxMUX)，GPxMUX 缓存器是用来选择这些接脚被拿来当做数字I/O(GPxMUX.bit=0)还是外围I/O(GPxMUX.bit=1)。
当DSP重置时，所有I/O 预设为数位I/O。
GPxDIR：每个I/O端口都有一个方向控制缓存器(GPxDIR)，用来设定为数字I/O时，其接脚为输入(GPxDIR.bit= 0)或输出(GPxDIR.bit=1)。
当DSP重置时，所有I/O预设为数字I/O。
GPxQUAL：输入取样控制缓存器，用来设定做为数字I/O输入(INPUT)时，其资料的取样率。
GPxDAT：每个I/O端口都有一个数据缓存器(GPxDAT)，用来读写接脚的状态。
图15 GPIO方块图。
2.7模拟数字转换(Analog-to-DigitalConverter,ADC)模块图16为ADC模块。
ADC模块包括内建于取样/ 保持(sample-and-hold,S/H)的12-bitADC，ADC模块功能包括：1.内建取样/保持(sample-and-hold,S/H)之12位ADC核心2.模拟输入范围：0.0V~3.0V3.快速转换速率：80nsat25-MHz ADC clock,12.5 MSPS4.共16通道(channels)的多任务输入取得输入模拟电压之数字电压值：12-bit的ADC模块有25-MHzADC频率于80ns之快速转换，ADC模块有16个信道，可以设定成两个独立的8 信道模块来服务事件管理(EVA,EVB)。
图16ADC模块方块图。
如图17所示为TI建议之连接图，其中若ADC模块的频率操作于1~18.75MHz时ADCRESEXT 的电流偏压电阻使用24.9KΩ，若操作于18.75MHz~25MHz，ADCRESEXT的电流偏压电阻使用20KΩ。
本2812数位控制板之ADC模块希望操作于25MHz，所以需使用20KΩ来做偏压电阻。