寄存器和移位寄存器 ppt课件
第19讲寄存器和移位寄存器58755-PPT课件
2、双向移位寄存器
第19讲 寄存器 和移位寄存器
Digital Logic Circuit
Q Q
n 0
n 1
1 1
M D SR
MQ
n 1
M
Q
n 0
MQ
n 2
Q
n 2
1
M
Q
n 1
MQ
n 3
Q
n 3
1
M
Q
n 2
MD
SL
M=0时右移
Q Q
n 0
n 1
1. 计数器型顺序脉冲发生器
计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数 器和译码器构成。
Y0
Y1
Y2
Y3
&
&
&
&
Q0 FF0
Q0
Q1 FF1 Q1
Digital Logic Circuit
1 1J C1 1K
1J C1 1K
CP
计数器
CP
Q0
Q0n1 Q0n
寄存器和移位寄存器
第19讲 寄存器 和移位寄存器
Digital Logic Circuit
寄存器：存放数码、运算结果或指令的电路。是计算机的重要部件。
寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存 储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。
按照功能的不同，可分为基本寄存器（锁存寄存器）和移位寄存器。
重点与难点： 寄存器和移位寄存器的基本概念、工作原理
寄存器和移位寄存器课件
数字电路与系统东南大学信息科学与工程学院第七章常用时序逻辑电路模块及应用寄存器和移位寄存器计数器序列信号发生器7.1 寄存器和移位寄存器寄存器◆寄存器是存储二进制信息的时序电路，它具有接收和寄存二进制数码的功能；◆前面介绍的触发器，我们曾经说过，它有两个基本功能：存储一位二进制信息；能够置位、复位；◆因此，触发器就是一种可以存储一位二进制信息的寄存器；◆将n个触发器合并起来使用，可以存储n位的二进制信息，也就是构成了n位的寄存器；时序逻辑电路模块我们常用的时序逻辑电路，很多有现成的集成电路产品，这包括：寄存器、移位寄存器、计数器、脉冲序列发生器、以及一些常用的驱动电路；本章的目的是介绍常用的时序逻辑器件，在此基础上，同学们能够查阅集成电路手册中的器件逻辑符号和功能表，学会使用相关的器件；能够使用集成时序逻辑模块，设计相应的电路；具备分析和设计逻辑器件基本功能电路的能力；了解集成时序逻辑电路功能模块的种类；◆该电路的数码接收过程为：●先将需要存储的四位二进制数码送到数据输入端D0～D3；●在CP端送一个时钟脉冲，脉冲上升沿后，四位数码并行地出现在四个触发器的Q端；●74175的功能表：移位寄存器◆移位寄存器不但可以寄存数据，而且在移位脉冲作用下，寄存器中的数据能够根据需要向左或向右移动；◆4位右移移位寄存器：◆我们来看这个电路的工作：◆设移位寄存器的初始状态为0000，串行输入数码D I=1101，从高位到低位依次输入；◆在4个移位脉冲作用后，输入的4位串行数码1101全部存入了寄存器中；再经过4个脉冲，数据全部移出了移位寄存器；◆其工作的状态表：再经过4个脉冲，与前面的时序图对应，其输入和输出？集成右移移位寄存器74195◆根据上面的分析，可以得到74195的功能表：◆74195的电路符号：（2）左移寄存器◆采用4位D触发器构成，数据由最右边的触发器D端输入；◆串行输出端为最左边的触发器Q端；(3)双向移位寄存器观察右移寄存器和左移寄存器，引入一控制端S，很容易构成既可左移又可右移的双向移位寄存器；◆其中，D SR为右移串行输入端，D SL为左移串行输入端；◆我们分析这个电路：◆当S=1时，D0=D S R、D1=Q0、D2=Q1、D3=Q2，在CP脉冲作用下，实现右移操作；当S=0时，D0=Q1、D1=Q2、D2=Q3、D3=D SL，在CP脉冲作用下，实现左移操作；（4）集成移位寄存器74194，就是双向移位寄存器74194的功能表74194逻辑符号图和引脚图由功能表可以看出74194具有如下功能:◆异步清零：当R D=0时，即刻清零，与其他输入及CP无关；◆当R D=1时，74194有4种工作方式，S1、S0是控制端：⏹当S1S0=00时，不论有无CP到来，各触发器状态不变；⏹当S1S0=01时，在CP的上升沿作用下，实现右移操作，即DS R →Q→Q1→Q2→Q3；⏹当S1S0=10时，在CP的上升沿作用下，实现左移操作，⏹即S L→Q3→Q2→Q1→Q0；⏹当S 1S 0=11时，在CP 的上升沿作用下，实现置数操作：D 0→Q 0，D 1→Q 1，D 2→Q 2，D 3→Q 3 ；(5)移位寄存器用作计数器①环形计数器◆该计数器共4个状态；◆为模4计数器；◆环形计数器的电路十分简单，N位移位寄存器可以计N个数；实现模N 计数器；◆状态为1的输出端的序号，即代表收到的计数脉冲的个数，通常不需要增加其他电路；◆构成环形计数器也可以用触发器；◆例如将几个D触发器连接起来，D与上一级的Q相连，构成一个环，其计数模值就是触发器的个数；◆环形计数器结构简单，但是有很多多余的状态，应分析其转移；②扭环形计数器◆为了增加有效的计数状态，扩大计数器模值，将右移寄存器的末级输出Q反相后，接到串行输入端，就构成了扭环形计数器；◆74194构成的扭环计数器有8个计数状态；◆一般来说，N位移位寄存器可以组成模2N的扭环形计数器；◆将末级输出反相后，接到串行输入；。
寄存器和移位寄存器PPT实用课件
3 集成双向移位寄存器74194
清零 Cr 0 1 1 1
1 1
方式 控制
S1 S0 ×× ×× 11
10
01
00
输入
时钟
串行 输入
CP DL DR × ××
0 ××
↑ ××
↑
0× 1×
↑
×0 ×1
↑ ××
并行输入
ABCD ××××
××××
ABCD ×××× ×××× ×××× ×××× ××××
Qn+1=D
2 单向移位寄存器
寄存器中存放的各种数据，有时需要依次移位（低位向相邻高 位移动或高位向相邻低位移动），以满足数据处理的需求。
D触发器构成的 右移寄存器
2 单向移位寄存器
• 设寄存器的原始状态为Q3Q2Q1Q0=0000，串行数据D0为1101 • 数据从高位至低位依次移至寄存器
• 4个CP之后，4位串行数据 输入转换成Q3Q2Q1Q0的并 行数据输出
输出
QAn+1 QBn+1 QCn+1 QDn+1 0 00 0
QAn QBn QCn QDn
AB CD
QQBBnn QQCCnn QQDDnn
0
1
0 QAn QBn QCn 1 QAn QBn QCn
QAn QBn QCn置数
左移 右移 动态保持
课后思考
1
1
01
利如用何集设成计双流向水移灯位控寄制存电器路74？194 一1Q1设设4寄AD1CA四行Q1D1A触集1寄01寄设寄DDAQQ利AAQSQA寄A集S41D四行触寄设Q设Q1A集 1DS每Q1QQ寄S集Q1111个个r、、、、、、触 触 触 触 触 触AAAABAAABAAAAA为、、、、般寄寄存位输发成存存寄存用存成位输发存寄寄成个存成nn、 、nnnnnnnnCCBBBBBB发发发发发发+++++异QQQQQSSSS所 存 存 器 数 入 器 双 器 器 存 器 集 器 双 数 入 器 器 存 存 移触 器 双PP、、、、、、QQ11111BBBBQQ0000AAAAA之之器器器器器器0步BB说器器要码并是向中中器要成要向码并是中器器位 发中向CCCCCCCCnnnnn为 为为为QQQQQ00QQQQQ、、11111后后构构构构构构nn、、、、、、清BBBBB的的的存寄行具移除存的存双存移寄行具存的的寄 器除移BBBBB工工 工 工nnnnnQQ，，nnnnn成成成成成成DDDDDDQQ零+++++“原原放存输备位触放原放向放位存输备放原原存 可触位CCCCCC作 作作作011111为为为为为为DD44的的的的的的、、QQQQQ端寄始始数器出记寄发的始数移数寄器出记的始始器 以发寄位位nn方 方方方11BBBBBQQQQQ并并并并并并右右右右右右QQQQQQQ00000，nnnnn存状状码将的忆存器各状码位码存将的忆各状状7器存串串CCCCC式 式式式DDDDDDCCCCC行行行行行行4移移移移移移nnnnnCnnnnn器态态，欲寄功器外种态，寄，器欲寄功种态态储外器101行行0控 控控控+++++为为P数数数数数数9寄寄寄寄寄寄11111为”为为必寄存能，数为必存必寄存能数为为，77174数制 制制制并并QQQQQ据据据据据据44位4具存存存存存存QQQQQ11111QQQQQ脉CCCCC是须存器的还据须器须存器的据还QQQQQ111据端 端端端行行DDDDDnnnnnDDDDD输输输输输输的999有器器器器器器33333冲nnnnn指有的。基有，有有的。基，有7444输输nnnnnQQQQQ输输+++++入入入入入入4二清22222控11111用以数本一有以以数本有一入入出出QQQQQ端端端端端端进9零制无下码单些时下下码单时些111114转转端端制QQQQQ、端空三预元控需三三预元需控换换00000数静=====翻个先。制要个个先。要制成成00000码态00000现方分作依方方分依作QQ00000。保3300000象面别用次面面别次用QQ，，，，，持22的的加的移的的加移的串串串串串QQ、边功在门位功功在位门11行行行行行并QQ沿能各电（能能各（电数 数 数 数 数00行的的型：触路低：：触低路据据据据据置并并触发相位发位相DDDDD数行行00000发器配向器向配为为为为为、数数器的合相的相合11111左据据11111构输。邻输邻。00000移输输11111成入高入高、出出的端位端位右寄，移，移移存在动在动和器存或存或动。数高数高态指位指位保令向令向持（相（相功邻邻CCPP能低低脉脉，位位冲冲是移移上上功动动升升能））沿沿较，，））为以 以的的齐满满作作全足足用用的数数下下双据据，，向处处待待移理理存存位的的数数寄需需码码存求求存存器。。入入。相相应应的的触触发发器器中中，，同同时时从从各各触触发发器器的的端端输输出出，，所所以以称称为为并并
寄存器和移位寄存器
作用：寄存器是数字系统中用来存储代码或 数据的逻辑部件； 功能：保存数码－接收、寄存、清除； 读出数码
实现：主体是触发器且以D触发器居多
触发器型寄存器－74LS175 锁存器型寄存器－74LS374（3S） 接口器件 ( 8位 )－74LS377（3S） 一个触发器只能存储1位二进制代码，存储 n 位二进 制代码的寄存器需要用 n 个触发器组成，所以寄存器 实际上是若干触发器的集合。
CR D OL
&
1D ＞C1 R
& FF0
1D ＞C1 R
& FF1
1D ＞C1 R
&
FF3 1D ＞ C1 R D
OR
Q
0
Q
1
Q
2
Q
3
S=1 S=0
D0 DSR D0 Q1
D1 Q 0
D1 Q2
D2 Q 1 D2 Q 3
D3 Q2 D3 QSL
右移 左移
5.5.2 集成移位寄存器
串行数据输 出端
D2=Q1
D3=Q2
D触发器的特性方程
Qn+1=D
Q0n+1=DI Q1n+1 =Q0 Q2n+1 =Q1 Q3n+1 =Q2
5.5.1
移位寄存器电路分析
Q0 DI D0 FF0 1D Q D1
并
行 Q1
输 Q2 FF2 1D Q D3
出 Q3 FF3 1D Q 串行输出
FF1 1D Q
4
1
1
0
1
1
Q0 Q1 Q2 Q3 CP 经过4 个CP脉冲作用后，从 DI 端串行输入的数码 就可以从 串入0 并出 2Q 1 Q0 Q1 Q1( D3并行输出。 ) 0 0
尹其畅 第十九讲 寄存器和移位寄存器
41
集成移位寄存器简介
并行输入－并行输出 ( 双向 ) 74LS194、74LS198、74LS299，等。
并行输入－串行输出 74LS165、74LS166，等。
串行输入－并行输出 74LS164，等。
串行输入－串行输出 74LS91，等。
作业
P174 5.6
42
第六章
电子技术 数字电路部分
时序逻辑电路
18
2. 具体电路
&
G1 +5V
G2
&
启动 脉冲
S0 QA1QB1QC1QD1
S1 CP1
74LS194
(1)
R1 A1 B1 C1 D1
串行输出
S0 QA2QB2QC2QD2
S1 CP2
74LS194 (2)
R2 A2 B2 C2 D2
CP
移位
脉冲
+5V D0 D1 D2
D3 D4 D5 D6
并行输入 19
1 2 3 4 5 6 7 8 9 10
输出 1Q 1D 2D 2Q 3Q 3D 4D 4Q GND
控制
八D寄存器 ：三态输出
低电平
共输出控制
有效
共时钟
7
6.2.2 移位寄存器
所谓“移位”，就是将寄存器所存各位 数据， 在每个移位脉冲的作用下，向左或向右移动一位。 根据移位方向，常把它分成三种：
左移 寄存器
1 1 1 0 D0 D1 D2 D3 右移 ( S1S0=01)
1 1 1 1 0 D0 D1 D2 右移 ( S1S0=01) 1 1 1 1 1 0 D0 D1 右移 ( S1S0=01) 1 1 1 1 1 1 0 D0 并行输入 ( S1S0=11)
第二十六讲寄存器和移位寄存器
第二十六讲寄存器和移位寄存器第二十六讲寄存器和移位寄存器7.4.1 寄存器1．定义2．电路举例3．逻辑功能分析7.4.2 移位寄存器一、单向移位寄存器㈠由4个维持阻塞D触发器组成4位右移位寄存器。
1．逻辑电路：2．工作原理3．右移位寄存器的状态表㈡4位左移位寄存器。
二、双向移位寄存器4位双向移位寄存器CT74LS194 1．逻辑功能示意图2．功能表3．主要功能分析7.4.3 移位寄存器的应用一、环形计数器逻辑电路、工作原理1．写方程式2．状态转换真值表3．逻辑功能4．工作波形（在有效状态时）。
5．优缺点：二、扭环计数器同环形计数器的分析过程7.4.4 顺序脉冲发生器一、基本概念二、由环形计数器实现三、由双向移位寄存器CT74LS194构成㈠顺序正脉冲㈡顺序负脉冲四、还可以用计数器+译码器实现现代教学方法与手段：DLCCAI或EWB演示移位寄存器和顺序脉冲发生器的逻辑功能7.4 寄存器和移位寄存器寄存器：存放数码、运算结果或指令的电路。
移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。
一个触发器可存储一位二进制代码。
n位二进制代码寄存器需n个触发器。
寄存器应用举例：1 运算中存贮数码、运算结果。
2 计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。
课堂讨论：寄存器与存储器有何区别?寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。
（类似于宾馆的贵重物品寄存、超级市场的存包处。
）存储器存放大量的数据，因此最重要的要求是存储容量。
（类似于仓库）7.4.1 寄存器1．定义寄存器：用以存放二进代码的电路。
2．电路举例由维持阻塞D触发器组成的4位数码寄存器。
3．逻辑功能分析：7.4.2 移位寄存器具有存放数码和使数码逐位右移或左移的电路称作移位寄存器，又称移存器。
课堂讨论：二进制的乘除法如何实现?(利用了移位寄存器)移位寄存器又分为单向移位寄存器和双向移位寄存器。
寄存器和移位寄存器(共15张PPT)
第2页，共15页。
寄存器的结构特点
Q0 Q0
FF0 1D C1 R
Q1 Q1
FF1 1D C1 R
Q2 Q2
FF2 1D C1 R
Q3 Q3
FF3 1D C1 R
D0 CP CR D1
D2
D3
各触发器均为 D 功能且并行使用。
1 个触发器能存放 1 位二进制数码，因此 N 个触 发器可构成 N 位寄存器。
(1) 用同步置零端或置数端获得 N 进制计数器 。这时应根据 SN-1 对应的二进制代码写反馈函数。
4 位寄存器 理解寄存器和移位寄存器的作用和工作原理。
翻转是否同步分有：同步计数器和异步计数器 理解寄存器和移位寄存器的作用和工作原理。
M1 M0 = 01 时，右移功能。 和状态转换真值表，然后由此分析时序逻 按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；
。计数器除了用于计数外，还常用于分频、定 每输入一个移位脉冲，移位寄存器中的数码依次向左移动 1 位。
6.4 寄存器和移位寄存器
主要要求：
理解寄存器和移位寄存器的作用和工作原理。 了解集成移位寄存器的应用。
第1页，共15页。
一、寄存器
RQe0g~isQte3r，是同用时于输存出放的二，进这制种数输码出。方式称
并行输出。
DQ00 Q0 QD11 Q1 QD22 Q2 QD33 Q3
4 位 寄
FF0 1D C1 R
有关。时序逻辑电路的工作状态由触发器存
储和表示。
第9页，共15页。
时序逻辑电路按时钟控制方式不同分为同步时序逻 辑电路和异步时序逻辑电路。前者所有触发器的时 钟输入端 CP 连在一起，在同一个时钟脉冲 CP 作用
锁存器寄存器和移位寄存器-推荐精选PPT
3.2.1 锁锁存器存器：传送和1Q存储多2位Q 数据3的Q 逻辑构4Q件
锁输存出器控制构成：钟控 D 触发器
74LS373 锁存器
锁存使能：D电位Q 控D制 Q
DQ
输出使能形G 式：三态门控制输出
DQ
使用场合：1数D 据滞2后D 于控3D制信号4D时
功能表
输出控制 G D
0
11
输出
1
0
10
0
0
0×
Qn
1
× × 高阻
3.2.2 寄存器
1Q
2Q
3Q
4Q
74LS374 寄存器
输出控制
DQ DQ DQ DQ
时钟
CP
1D
2D
3D
4D
功能表
输出控制 CP D
0
↑1
0
↑0
0
0×
1
××
输出 1 0 Qn
高阻
Q1
Q2
Q3
Q4
右移
X
D
D
D
D
1
2
3
4
寄存器 锁存器，另有一个D触发器和一个与非门，请设计实现8位
保1 0 0 0 持 1 ×× 0
0 × × × QA0 QB0 QC0 QD0 QE0 QF0 QG0 QH0 QA0 QH0
0
0 × × QA0 QB0 QC0 QD0 QE0 QF0 QG0 QH0 QA0 QH0
右1 0 1 0
0
↑×1
1 QAn QBn QCn QDn QFn QFn QGn 1 QGn
输出形式：三态门控制输出
功能表
S 2 锁存器、寄存器和移位寄存器 左移 锁存器构成：钟控 D 触发器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计数器型顺序脉冲发生器一般用按自然态序计数的二 进制计数器和译码器构成。
移位型顺序脉冲发生器
移位型顺序脉冲发生器一般用移位寄存器和译码电路 构成。
EXIT
1 CP
D0 D1 D2 D3
时序逻辑电路
用集成计数器74LS163和集成3线-8线译码 器74LS138构成的8输出顺序脉冲发生器。
74LS163
M1 M0 = 10 时，左移功能。
M1 M1 M0 = 11 时，并行置数
M0
功能。
DSR CR D0 D1D2 D3
DSL
右移串行数码输入端 NhomakorabeaCR
左移串行数码输入端
异步置 0 端 并行数码输入端 低电平有效
时序逻辑电路
三、顺序脉冲发生器
产生在每个循环周期内，在时 间上按先后顺序排列的脉冲信号。
计数器型顺序脉冲发生器
二、移位寄存器
Shift register 用于存放数码和使数码根据需要向左或向右移位。
单向移位 寄存器
左移 寄存器
右移 寄存器
每输入一个移位脉冲，移位寄存器 中的数码依次向左移动 1 位。
每输入一个移位脉冲，移位寄存器 中的数码依次向右移动 1 位。
双向移位 寄存器
在控制信号作用下，可实现右移 也可实现左移。
顺序脉冲指在每个循环周期内，在时间上按一 定先后顺序排列的脉冲信号。常用之控制某些 设备按照事先规定的顺序进行运算或操作。
FF2 1D C1 R
FF3 1D C1 R
存
D0
D1
D2
D3
器
1
D0 CP CR D1
D2
D3
到Q2达被Q1时D置Q0，0C~0由=R。DDDD0为3寄3~触称D异存D2发为步3D器器并被1清工D构行并零0作。成数行端时，据置，，因输入当C此入到RC端能应R4，锁为=个0当存高触时时输电发，钟入平器各数。C中触P据，发上。使器升均Q沿3 在 CR = 1 且CP上升沿未到达时，各触发器
描述时序电路逻辑功能的方法有逻辑图、 状态方程、驱动方程、输出方程、状态转 换真值表、状态转换图和时序图等。
时序逻辑电路分析的关键是求出状态方程 和状态转换真值表，然后由此分析时序逻 辑电路的功能。
计数器是快速记录输入脉冲个数的部件。 按计数进制分有：二进制计数器、十进制 计数器和任意进制计数器；按计数增减分 有：加法计数器、减法计数器和加/减计数 器；按触发器翻转是否同步分有：同步计 数器和异步计数器。计数器除了用于计数 外，还常用于分频、定时等。
中规模集成计数器功能完善、使用方便灵活。 功能表是其正确使用的依据。利用中规模集成 计数器可很方便地构成 N 进制(任意进制)计 数器。其主要方法为：
(1) 用同步置零端或置数端获得 N 进制计 数器。这时应根据 SN-1 对应的二进制代码写 反馈函数。
(2) 用异步置零端或置数端获得 N 进制计 数器。这时应根据 SN 对应的二进制代码写反 馈函数。
移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。
2. 集成双向移位寄存器 CT74LS194
并行数据输出端，从高
位到低位依次为 Q3 ~ Q0。
移位脉冲 输入端
CP
Q0 Q1 Q2 Q3 CT74LS194
工作方式控制端
M1 M0 = 00 时，保持功能。
M1 M0 = 01 时，右移功能。
时序逻辑电路按时钟控制方式不同分为同步时 序逻辑电路和异步时序逻辑电路。前者所有触 发器的时钟输入端 CP 连在一起，在同一个时 钟脉冲 CP 作用下，凡具备翻转条件的触发器 在同一时刻翻转。后者时钟脉冲 CP 只触发部 分触发器，其余触发器由电路内部信号触发， 因此，其触发器的翻转不在同一输入时钟脉冲 作用下同步进行。
(3) 当需要扩大计数器容量时，可将 多片集成计数器进行级联。
寄存器主要用以存放数码。移位寄存器不但可 存放数码，还能对数码进行移位操作。移位寄 存器有单向移位寄存器和双向移位寄存器。集 成移位寄存器使用方便、功能全、输入和输出 方式灵活，功能表是其正确使用的依据。移位 寄存器常用于实现数据的串并行转换，构成环 形计数器、扭环计数器和顺序脉冲发生器等。
的状态不变下，面即请寄看存置的数数演码示保持不变。
寄存器的结构特点
Q0 Q0
FF0 1D C1 R
Q1 Q1
FF1 1D C1 R
Q2 Q2
FF2 1D C1 R
Q3 Q3
FF3 1D C1 R
D0 CP CR D1
D2
D3
各触发器均为 D 功能且并行使用。
1 个触发器能存放 1 位二进制数码，因此 N 个触发器可构成 N 位寄存器。
6.4 寄存器和移位寄存器
主要要求：
理解寄存器和移位寄存器的作用和工作原理。 了解集成移位寄存器的应用。
一、寄存器 RegQis0t~erQ，3 用是于同存时放输二出进的制，数这码种。输出
方式称并行输出。
DQ00 Q0 QD1 Q1 QD2 Q2 QD3 Q3
4 位 寄
FF0 1D C1 R
FF1 1D C1 R
1. 单向移位寄存器的结构与工作原理
右移输入
DI D0
FF0 1D C1
Q0 FF1
D1 1D C1
Q1 FF2
D2 1D C1
Q2 FF3
D3
1D C1
Q3 右移输出
CP 移位脉冲
右移位寄存器
由 D 触发器构成。
D0=DI，D1=Q0，D2=Q1，D3= Q2。
在 CP 上升沿作用下，串行输入数据 DI 逐步被移入 FF0 中；同时，数据逐步被右移。
LD CR CTT CTP
Q0 Q1 Q2 Q3 CO
计数器
74LS138
STA
Y0
STB
Y1
STC
Y2
Y3
Y4
Y5 Y6
Y7
译码器
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
EXIT
本章小结
时序逻辑电路由触发器和组合逻辑电路组成， 其中触发器必不可少。时序逻辑电路的输出 不仅与输入有关，而且还与电路原来的状态 有关。时序逻辑电路的工作状态由触发器存 储和表示。