若干常用的时序逻辑电路_寄存器和移位寄存器解读
第6章 时序逻辑电路
J 和 K 接为互反，相当于一个D触发器。时钟相连 是同步时序电路。
电路功能： 有下降沿到来时，所有Q端更新状态。
2、移位寄存器 在计算机系统中，经常要对数据进行串并转换，移 位寄存器可以方便地实现这种转换。
左移移位寄存器
•具有左右移位功能的双向移位寄存器
理解了前面的左移移位寄存器，对右移移位寄存器 也就理解了，因位左右本身就是相对的。实际上，左右 移位的区别在于：N触发器的D端是与 Q N+1相连，还是 与Q N-1相连。
第六章 时序逻辑电路
如前所述，时序逻辑电路的特点是 —— 任一时刻 的输出不仅与当前的输入有关，还与以前的状态有关。
时序电路以触发器作为基本单元，使用门电路加以 配合，完成特定的时序功能。所以说，时序电路是由组 合电路和触发器构成的。
与学习组合逻辑电路相类似，我们仍从分析现成电 路入手，然后进行时序逻辑电路的简单设计。
状态化简 、分配
用编码表示 给各个状态
选择触发器 的形式
确定各触发器 输入的连接及 输出电路
NO 是否最佳 ？
YES
设计完成
下面举例说明如何实现一个时序逻辑的设计：
书例7-9 一个串行输入序列的检测电路，要求当序
列连续出现 4 个“1”时，输出为 1，作为提示。其他情 况输出为 0。
如果不考虑优化、最佳，以我们现有的知识可以很
第二步： 状态简化
前面我们根据前三位可能的所有组合，设定了 8 个
状态A ~ H，其实仔细分析一下，根本用不了这么多状态。
我们可以从Z=1的可能性大小的角度，将状态简化为
4 个状态：
a
b
c
d
A 000
B 100
D 110
寄存器
1.1 寄存器在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器．由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。
由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。
1.2 锁存器由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路。
数据有效迟后于时钟信号有效。
这意味着时钟信号先到，数据信号后到。
在某些运算器电路中有时采用锁存器作为数据暂存器。
1.3 缓冲器缓冲器相当于一个寄存器，暂时保存数据.缓冲是用来在两种不同速度的设备之间传输信息时平滑传输过程的常用手段。
除了在关键的地方采用少量硬件缓冲器之外，大都采用软件缓冲。
软件缓冲区是指在I/O操作期间用来临时存放输入/输出数据的一块存储区域。
在操作系统中，引入缓冲的主要原因如：缓和CPU与l/0设备间速度不匹配的矛盾。
一般情况下，程序的运行过程是时而进行计算，时而进行输入或输出。
以输出为例，如果没有缓冲，则程序在输出时，必然由于打印机的速度跟不上而使CPU停下来等待;然而在计算阶段，打印机又无事可做。
如果设置一个缓冲区，程序可以将待输出的数据先输出到缓冲区中，然后继续执行;而打印机则可以从缓冲区取出数据慢慢打印。
1.4 寄存器和锁存器的区别（1）寄存器是同步时钟控制，而锁存器是电位信号控制。
（2）寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器），而锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据之间的时间关系：若数据有效一定滞后于控制信号有效，则只能使用锁；数据提前于控制信号而到达并且要求同步操作，则可用寄存器来存放数据。
一、锁存器1. 锁存器的工作原理锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。
时序逻辑电路的功能
时序逻辑电路的功能时序逻辑电路是数字电子电路中一种重要的电路类型，它的功能主要用于处理和控制时序信号。
时序信号是指按照一定的时间顺序变化的信号，如时钟信号、计数信号等。
时序逻辑电路能够对这些时序信号进行处理和控制，实现各种复杂的功能。
时序逻辑电路主要由触发器、计数器、移位寄存器等组成，通过这些元件的组合和连接，可以实现各种不同的功能需求。
下面将介绍几种常见的时序逻辑电路及其功能。
1. 时钟发生器时钟发生器是时序逻辑电路中最基本的电路之一。
它的功能是产生稳定的时钟信号，用于同步整个数字系统中的各个部件。
时钟信号的频率和占空比可以通过时钟发生器进行调节，以满足不同的应用需求。
2. 触发器触发器是一种存储器件，它的功能是在时钟信号的作用下，根据输入信号的变化产生相应的输出信号。
触发器有多种类型，如D触发器、JK触发器、T触发器等。
它们可以用于存储和传输数据，实现数据的暂存和延迟等功能。
3. 计数器计数器是一种能够对输入的时序信号进行计数操作的电路。
它的功能是将输入的时序信号进行计数，并输出相应的计数值。
计数器可以实现简单的计数功能，也可以根据特定的计数模式，实现复杂的计数功能，如循环计数、递减计数等。
4. 移位寄存器移位寄存器是一种具有移位功能的存储器件。
它的功能是将输入信号按照一定的规律进行移位操作，并输出相应的移位结果。
移位寄存器可以实现数据的串行输入和串行输出，还可以实现数据的并行输入和并行输出，广泛应用于数据通信和数字信号处理等领域。
5. 状态机状态机是一种能够根据输入信号的变化，自动改变状态和执行相应操作的电路。
它的功能是根据特定的状态转移规则，实现复杂的控制逻辑。
状态机可以分为Moore型和Mealy型，它们在输出信号的计算方式上有所不同，但都能实现复杂的状态和控制逻辑。
时序逻辑电路的功能多种多样，它们在数字系统中起到了至关重要的作用。
无论是计算机、通信设备还是数字家电，都离不开时序逻辑电路的支持。
阎石《数字电子技术基础》笔记和课后习题详解-时序逻辑电路【圣才出品】
第6章时序逻辑电路6.1复习笔记本章系统地讲述了时序逻辑电路的工作原理和分析方法、设计方法。
首先讲述了时序逻辑电路在逻辑功能和电路结构上的特点以及分析时序逻辑电路的具体方法和步骤。
然后介绍了移位寄存器、计数器、顺序脉冲发生器等各类时序逻辑电路的工作原理和使用方法。
最后介绍了时序逻辑电路的竞争-冒险现象。
一、概述时序电路称为状态机（简称SM）、有限状态机（FSM）或算法状态机（ASM），工作时在电路的有限个状态间按一定的规律转换，关于时序电路的要点总结如表6-1-1所示。
表6-1-1时序电路要点总结二、时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法分析一个时序电路，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。
由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，因此分析方法比较简单。
分析同步时序电路时一般按如下步骤进行：（1）由逻辑图得到每个触发器的驱动方程；（2）将驱动方程代入相应触发器的特性方程，得到状态方程；（3）得到整个时序电路的状态方程组；（4）根据逻辑图得到电路的输出方程。
2．时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图（1）状态转换表：①状态方程和输出方程中代入任意一组输入变量及电路初态的取值；②计算出电路的次态和现态下的输出值；③将其再代入状态方程和输出方程；④得到一组新的次态和输出值；⑤将所有计算结果列成真值表的形式，得到状态转换表。
（2）状态转换图：将电路的各个状态用圆圈表示，状态转换方向用箭头表示。
箭头旁注明状态转换前的输入变量取值和输出值。
输入变量取值通常写在斜线以上，输出值写在斜线以下。
（3）状态机流程图（SM图）：SM图表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。
SM图常用图形符号见表6-1-2。
表6-1-2SM图常用图形符号（4）时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。
3.2锁存器、寄存器和移位寄存器
1Q
2Q
3Q
4Q
74LS374 寄存器
输出控制
DQ DQ DQ DQ
时钟
CP
1D
2D
3D
4D
功能表
输出控制 CP D
0
↑1
0
↑0
0
0×
1
××
输出 1 0 Qn
高阻
3.2.3 移位寄存器
Q1
Q2
Q3
Q4
右移 寄存器
X
D
D
D
D
S
1
2
3
4
CP
其连接关系满足： Di＝Qin-1
Q1
Q2
Q3
输入∕输出
输出
功能
输出
模 式清
除
选择
S1 S0
控制 G1 G2
时 串入 钟
cp SL SR
A/ QA
B/ C/ D/ E/ QB QC QD QE
F/ QF
G/ QG
H/ QH
QA
QH
清 0 × 0 0 0 ××× 0 0 0 0 0 0 0 0 0 0 除 0 0 × 0 0 ××× 0 0 0 0 0 0 0 0 0 0
A/QA B/QB C/QC
D7 D6 D5
D/QD
D4
E/QE
D3
F/QF
D2
G/QG
D1
H/QH
D0
2
QA QB QC QD QE QF QG QH
QH
EN1 C2
G C
内容小结
锁存器、寄存器 移位寄存器 8位通用移位寄存器（74LS299）
1
1
数字电子技术时序逻辑电路
PPT文档演模板
数字电子技术时序逻辑电路
PPT文档演模板
图5-3 4位寄存器74LS175的逻辑图
数字电子技术时序逻辑电路
2. 移位寄存器 移位寄存器不仅具有存储的功能，而且还有移位功能，可以 用于实现串、并行数据转换。如图5-4所示为4位移位寄存器 的逻辑图。
PPT文档演模板
数字电子技术时序逻辑电路
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
PPT文档演模板
数字电子技术时序逻辑电路
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
PPT文档演模板
数字电子技术时序逻辑电路
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
数字电子技术时序逻辑电路
PPT文档演模板
图5-5 同步二进制加法计数器的数时字电序子图技术时序逻辑电路
PPT文档演模板
图5-8 同步4位二进制加法计数器74LS16数1字的电逻子技辑术图时序逻辑电路
表5-1 同步4位二进制加法计数器74LS161的功能表
PPT文档演模板
数字电子技术时序逻辑电路
写驱动方程：
写状态方程：
PPT文档演模板
数字电子技术时序逻辑电路
列状态转换表：
PPT文档演模板
数字电子技术时序逻辑电路
画状态转换图：
PPT文档演模板
数字电子技术时序逻辑电路
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
PPT文档演模板
图5-2 双2位寄存器74LS75的逻辑图
数电-时序逻辑电路之寄存器
n1 m
n m
不变
Q Q S1S0=10
n1 m
n 左移移位
m1
Q Q S1S0=01
n1 m
n m 1
右移移位
S1S0=11
Qmn1
DI
并行置数
m
DIm
S0 S1
Dm–1
FFm–1
1D C1
0 3210
1 MUX
MUXm
FFm
Dm 1D
C1
Dm+1
FFm+1
1D C1
CP Qm–1
Qm
Qm+1
Q1
Q2
Q3
在 CP脉冲的作用 1 0 0
0
下 ，DSI端 依次
送入数码1101
11 1
0
02 1
1
13 0
1
41
0
0
0
0
0
0
0
1
0
1
1
右移串行输入为1101时的波形图 移位脉冲CP 1 2 3 4 5 6 7 8
输入信号 DSI
11 0 1
Q0 0 1 1 0 1
Q1 0 0 1 1 0 Q2 0 0 0 1 1
0
S0
t
0 t
CLK1
0
CLK2
t
0 t
t1 t2 t3 t4
t4时刻后输出Y与两组并行输入的二进制 数M、N在数值上的关系是什么?
作业6.5.1 画出Q3~Q0的波形
CLK 0 1 1 1
1 ＆
So CP D0 D1 D2 D3 DSL
0
S1
74HC194
CR 1
DSR
6.1-6.2 时序逻辑电路分析
Y
二、状态转换图： 将状态转换表以图形的方式 直观表示出来，即为状态转换图
0 1 2 3 4 5 6 7 0 1
0 0 0 0 1 1 1 0 1 0
0 0 1 1 0 0 1 0 1 0
0 1 0 1 0 1 0 0 1 0
0 0 0 0 0 0 1 0 1 0
循环状态之外的状态在时钟信号的作用下， 都能进入状态转换图中的循环状态之中，具有 这种特点的时序电路叫做能自启动的时序电路。 电路为七进制计数器，能自启动。
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
0 0 0 0 0 0 1 1
状态转换表的另一种形式
CLK Q3 Q2 Q1 Y
Q3 Q2 Q1
* * Q3 Q2 Q1* Y
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1Q1 Q2 * Q1Q2 Q1Q3Q2 Q * Q Q Q Q Q 1 2 3 2 3 3
(3)输出方程：
Y Q2Q3
6.2.2 时序逻辑电路的状态转换表、状态转换图、和时 序图 从逻辑电路的三个方程还不能一目了然看出电路 的功能。
例 试分析图示的时序逻辑电路的逻辑功能，写出它的 驱动方程、状态方程和输出方程，写出电路的状态转 换表，画出状态转换图和时序图。输入端悬空时等效 为逻辑1。
解：(1) 驱动方程： J1 (Q2Q3 ), K1 1 K 2 (Q1Q3 ) J 2 Q1 , J QQ , K 3 Q2 1 2 3
同步时序电路
异步时序电路
米利（Mealy）型时序电路
按输出信号的特点 穆尔(Moore)型时序电路 米利（Mealy）型电路：输出信号取决于存储电路 的状态和输入变量。 穆尔(Moore)型电路：输出信号仅取决于存储电路 的状态。 穆尔(Moore)型电路是米利（Mealy）型电路的一 种特例。
2 寄存器
分析：
用四个RS触发器构成的并行输入、 并行输出的四位寄存器的逻辑电路。
含清零端（复位端）：低脉冲信 号；
寄存信号控制端（输入控制信 号）：正脉冲信号；
输出控制信号（取数据信号）： 正脉冲信号；
输入、输出端。
三、移位寄存器：
又称串行输入、串行输出寄存器。 寄存器输入、输出的方式是由寄存脉 冲的控制，一个节拍一个节拍的输入、 输出。
cy7y6y5y4y3y2y1y0=000m3m2m1m00+000n3n2n1n00
分析：
第1个时钟后：Y=M+N
cy7y6y5y4y3y2y1y0=0000m3m2m1m0+0000n3n2n1n0 第2个时钟后：Y=2M+2N
cy7y6y5y4y3y2y1y0=000m3m2m1m00+000n3n2n1n00 第3个时钟后：Y=4M+2N
cy7y6y5y4y3y2y1y0=00m3m2m1m000+000n3n2n1n00 第4个时钟后：Y=8M+2N
第2个时钟下降沿：194(1)、194(2)、194(3)、 194(4)右移串行输入、DIR=0；输出：
194(2)和1994(4)和194(3) ：000n3n2n1n00
分析：
第3个时钟下降沿：194(1)、194(2)右移串行 输入、DIR=0； 194(3)、194(4)无时钟保持；输出：
194(2)和194(1)： 00m3m2m1m000 194(4)和194(3) ：000n3n2n1n00 第4个时钟下降沿： 194(1)、194(2)右移串行 输入、DIR=0； 194(3)、194(4)无时钟保持；输出： 194(2)和194(1) ：0m3m2m1m0000 194(4)和194(3) ：000n3n2n1n00
数字电路与逻辑设计2寄存器移位寄存器
并行读出脉冲必须在经过5个移存脉冲后出 现，而且和移存脉冲出现旳时间错开。
D5
D4
D3
D2
D1
＆
＆
＆
＆
＆
并行读出指令
串行输 入 1D
11001
CI
1D Q1
CI
1D Q2
CI
1D Q3
CI
1D
Q4
Q5
CI
移存脉冲CP
分析：假设串行输入旳数码为10011（左边先入）
串—并行转换状态表
序号 Q1 Q2 Q3 Q4 Q5
工作过程： ①在开启脉冲和时钟ＣＰ作用下，执行并
行置入功能。片ⅡＱ３＝ＤＩ６。 ②开启脉冲消失，在ＣＰ作用下，因为标志位０
旳存在，使门Ｇ１输出为１，使得ＳＨ／ＬＤ ＝１，执行右移移位寄存功能。 ③后来在移存脉冲作用，并行输入数据由片Ⅱ旳 Ｑ３逐位串行输出，同步又不断地将片Ⅰ旳串 行输入端Ｊ，Ｋ＝１旳数据移位寄存到寄存器。
末级输出反相后，接到串行输入端。
Q3Q2Q1Q0
1
0000
0001
0011
0111
∧
Q0Q 1Q2Q 3
CP D SR
74194
S0
1
S1
0
RD D 0 D 1 D2 D 3 D SL
1000
1100
1110
1111
0010
0101
1011
0110
清零
1001 0100
1010
1101
移位寄存器构成旳移位计数器
异步清零 同步置数
高位向低位移动(左移) 低位向高位移动(右移)
保持
3 、用集成移位寄存器实现任意模值 旳计数分频
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D2 ＝ Q 1 D1 ＝ Q 0 D 0 ＝ DI
0 0 0 0 1
0 0 0 1 1
0 0 1 1 0
0 1 1 0 1
0 0 0 1 1
0 0 1 1 0
0 1 1 0 1
1 1 0 1 0
经过4个移位脉冲后，串行输入的数据，并行输出。 11
串行 输出
Q3 D Q
Q2 D Q
Q1 D Q
四位串入 - 串出的 右移寄存器：
D0
四位串入 - 串出的 左移寄存器：
D0 ＝ DIL ＝ Q1 D1 ＝ Q0 D1 ＝ Q2 D2 ＝ Q1 D2 ＝ Q3 D3 ＝ Q2 D3 ＝ DIR S＝0 时， 也能够实现左移 , 方案可行 !
D0 = S DIL ＋ SQ1 = 1·DIL + 0· Q1 = DIL D1 = SQ0 ＋ SQ2 = 1· Q0 + 0 · Q2 = Q 0 D2 = SQ1 ＋ SQ3 = 1· Q1 + 0 · Q3 = Q1 Q2 + 0·DIR = Q2 D3 = SQ2 ＋ S DIR= 1·
并行输入－串行输出 并行输入－并行输出
7
输入
FF
FF
FF
FF
输出
串入－串出 一个输入端，一个输出端 输入
FF FF FF FF
输出
串入－并出 一个输入端，多个输出端
8
FF
FF
FF
FF
输出
并入－串出 入 多个输入端，一个输出端
输
输
FF FF FF
出
FF
并入－并出 多个输入端，多个输出端
输
入
9
1. 四位串入 - 串出的左移寄存器
＝ Q0 D2 ＝ Q1 D3 ＝ Q2
D1
S＝1 时， 确实能够实现右移 ! D0 = S DIL ＋ SQ1 = 0·DIL + 1· Q 1 = Q1 D1 = SQ0 ＋ SQ2 = 0· Q0 + 1 · Q2 = Q 2 D2 = SQ1 ＋ SQ3 = 0· Q1 + 1 · Q3 = Q3 Q2 + 1·DIR = DIR 15 D3 = S2 经过8个移位脉冲后，串行输入的数据从Q3端串行输出。
四位串入 - 串出的左移寄存器
并
串行 输出 清零 脉冲 CLR
Q3 D Q
行
输
出
Q1 D Q Q0 D Q
Q2 D Q
DI 串行 输入
CP 移位 脉冲
D0 ＝ DI D1 ＝ Q0
RD
D2 ＝ Q1
D3 ＝ Q2
2. 四位串入 - 串出的右移寄存器：
Q0 Q1 Q2 Q3 并行输出
3
4位寄存器74LS175
CP
D0
D1
Q0
Q1
D2
D3 Rd 图6.3.2 74HC175的逻辑图
Q2
Q3
4
CC4076：三态输出的4位寄存器
选通端
置数/保持端 1）LDA+LDB=1时： 电路装入数据； 2）LDA+LDB=0时： 电路保持状态；
3）ENA=ENB=0时： Q端数据输出； ENA+ENB=1时： 输出处于高阻态；
那么，就需使： D0 = SDIL＋ SQ1 D1 = SQ0 ＋ SQ2 D2 = SQ1 ＋ SQ3 D3 = SQ2 ＋ SDIR
需要把这个设想检查验证一下。 14
四位串入 - 串出的 右移寄存器：
D0
四位串入 - 串出的 左移寄存器：
D0 ＝ DIL
＝ Q1 D1 ＝ Q2 D2 ＝ Q3 D3 ＝ DIR
8位寄存器
并行输出
1 0 0 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1
并行输入
2
4位寄存器74LS75
CPA
D0 D1 D2 D3 并行输入 CPB 图6.3.1 74LS75的逻辑图
DI 串行 输入
D Q3 Q D Q2 Q D Q1 D Q0 Q
串行 输出 CP
D0 ＝ Q 1
Q
D1 ＝ Q 2 D2 ＝ Q 3
D3 ＝ DI
13
移位 在同一电路中，如何实现既 提示：左移、右移有乘法和除法 脉冲
能左移，又能右移 ? 的功能！
3. 双向移位寄存器的构成 ：
设置控制端 S
S＝0 时，左移 ； S＝1 时，右移 。
Q0 D Q
DI（1101） CP
设初态 Q3Q2Q1Q0 ＝ 0000
移位 脉冲
Q3Q2Q1Q0 D3D2D1D0 D3 ＝ Q 2 D2 ＝ Q 1 D1 ＝ Q 0 D0 ＝ DI
1 1 0 1 0
1 0 1 0 0
0 1 0 0 0
1 0 0 0 0
1 0 1 0 0
0 1 0 0 0
1 0 0 0 0
异步清0端
5
二、 移位寄存器
就是将寄存器所存各位 所谓“移位”， 数据， 在移位脉冲的作用下，依次向左或 向右移动。根据移位方向，常把它分成左 移寄存器、右移寄存器和 双向移位寄存器 三种：
左移 右移 寄存器 (b)
寄存器
(a)
双向 移位 寄存器
(c)
6
根据移位数据的输入－输出 方式，又可将它分为下述四种电 路结构： 串行输入－串行输出 串行输入－并行输出
D0 ＝ DI D1 ＝ Q 0
并
串行 输出 DO 清零 脉冲 CLR
Q3 D Q
D2 ＝ Q 1 D3 ＝ Q 2
输 出
Q1 D Q Q0 D Q
行
Q2 D Q
DI 串行 输入 CP 移位 脉冲
10
RD
串行 输出
Q3 D Q
Q2 D Q
Q1 D Q
Q0 D Q
DI（1101） CP
移位 工作原理： 脉冲 设初态 Q3Q2Q1Q0 ＝ 0000 Q3Q2Q1Q0 D3D2D1D0 D ＝ Q
16
D0 = S DIL ＋ SQ1
具体电路 ：
D1 = SQ0 ＋ SQ2 D2 = SQ1 ＋ SQ3 D3 = SQ2 ＋ S DIR
DIL
S
DIR
&
1
&
1
&
1
&
1
&
&
&
&
Q D 3 Q
Q2 D
Q
Q1 D Q
Q0 D Q
CP
17
集成寄存器74LS194A 74LS194A是多功能移位寄存器
第13讲 若干常用的时序逻辑电路——
寄存器和移位寄存器
在数字系统中，常常会使用大量的时序 电路，如寄存器，计数器等，它们都有十分 明显的功能特征，是时序电路的典型代表。 正确地分析它们，对我们以后使用这些器件 以及分析其它时序电路有非常大的帮助。 6. 3.1 寄存器和移位寄存器 一、寄存器 寄存器是计算机的主要部件之一，它用来暂时 存放数据或指令。由于一个触发器可以存储1位 信息，n个触发器就可以存储n位信息，因此就 1 可以构成一个n位的寄存器。