基于FPGA的简易DDS信号源设计
基于FPGA的DDS信号源设计 (2)
基于FPGA的DDS信号源设【摘要】本系统是基于FPGA的基础上利用DDS技术设计一种信号发生器。
正文部分主要介绍了该系统的设计原理、组成模块、实验结果及误差分析。
该系统设计的主要优点在于可以通过按键来选择不同的波形如正弦波、方波、锯齿波、三角波。
利用Verilog语言进行编程，通过ALTER公司提供的Quartus II软件编译仿真，可通过SignalTap II 观察仿真结果，也通过示波器观察所生成波形的效果。
该系统的输入时钟频率是50MHZ。
【关键词】FPGA；DDS；Verilog；Quartus II；信号发生器一、引言实现信号源常用的方法是频率合成法 ,其中直接数字频率合成法 ( Di rect Digital Frequency Synthesis简称 DD F S 或 DDS) ,是继直接频率合成法和间接频率合成法之后 ,随着电子技术的发展迅速崛起的第三代频率合成技术[1]。
DDS 是一种全数字技术,它从相位概念出发直接合成所需频率，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。
在各行各业的测试中，信号源扮演着极为重要的作用。
信号源中采用DDS技术在各个行业已成为一种主流趋势。
随着DDS技术的发展，其在通讯、雷达、遥控遥测、航空航天等领域更是得到了广泛的应用。
而本项目正是基于FPGA的基础上利用DDS技术设计一种波形可选，初始相位可控的信号发生器。
FPGA即现场可编辑逻辑阵列，是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，解决了定制电路的不足。
因FPGA不仅解决了电子系统小型化、低功耗、高可靠性等问题，还具有开发周期短，投入少等优点而被广泛用于各种技术领域。
本项目就是基于FPGA的基础上设计的，在Altera公司的开发平台Quartus II 进行编程、仿真，并利用FPGA开发板进行验证。
基于FPGA的简易DDS信号源设计
基于FPGA的简易DDS信号源设计一、设计方案背景信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。
能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。
随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。
本设计用大赛要求的赛灵思芯片，研究基于FPGA的DDS信号发生器设计，实现了满足预定指标的多波形输出。
二、设计方案论证2.1 总体方案论证与比较方案一:采用模拟锁相环实现模拟锁相环技术是一项比较成熟的技术。
应用模拟锁相环，可将基准频率倍频，或分频得到所需的频率，且调节精度可以做到相当高、稳定性也比较好。
但模拟锁相环模拟电路复杂，不易调节，成本较高，并且频率调节不便且调节范围小，输出波形的毛刺较多，得不到满意的效果。
方案二：采用直接数字频率合成，用单片机作为核心控制部件，能达到较高的要求，实现各种波形输出，但受限于运算位数和运算速度，产生的波形往往达不到满意效果，并且频率可调范围小，很难得到较高频率，并且单片机的引脚少，存储容量少，这就导致了外围电路复杂。
方案三：采用直接数字频率合成，用FPGA器件作为核心控制部件，精度高稳定性好，得到波形平滑，特别是由于FPGA的高速度，能实现较高频率的波形。
控制上更方便，可得到较宽频率范围的波形输出，步进小，外围电路简单易实现。
因此采用方案三。
2.2 DDS模块方案论证方案一：采用高性能DDS 单片电路的解决方案随着微电子技术的飞速发展，目前高超性能优良的DDS 产品不断推出，主要有Qualcomm 、AD、Sciteg 和Stanford 等公司单片电路（monolithic）。
基于FPGA的DDS信号源设计
ｃ ｌ １ ｉ ｎ ａ ｓ ｃ ｉ ｅ ｎ ｃ ｅ ａ ｎ ｄ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ Ｒ ｅ ｖ ｉ ｅ ｗ
ｅ ｎ ｄ
方式， 对 频 率控制 字进行调 节 ， 可实 现给定改 变 ， 频率 步进 的改变 和增 减 ， 波形 的选 择等 。 此模 块 的Ｖｅ ｒ ｉ ｌ ｏ ｇ ￣ 码如 下 ： ａ ｌ ｗａ ｙ ｓ ＠（ ｐ ｏ ｓ ｅ ｄ ｇ ｅ ｃ ｌ ｋ ｏ ｒ ｎ ｅ ｇ ｅ ｄ ｇ ｅ ｒ ｓ ｔ ）
讧 （ １ ｅ ｎ ｇ ｔ ｈ ：＝ ３ ２ ’ ｄ ５ ７ ２ ６ ６ ２ ２ ） ／ ／ ２ ０ ｏ ＫＨＺ
ｌ ｅ ｎ ｇｔ ｈ＝３ ２’ ｄ ２ ８ ６ ３ Ｉ ｌ ｅ ｎ ｇｔ ｈ＝ ｌ ｅ ｎｇ ｔ ｈ ＋ｓ ｉ ｎｇ ｌ ｅ ＿ ｆ ｒ ｃ ￣
石油 地 质 类 型 及 其 区 域特 征
４ ． 结 柬语
ｅｇ ｂ ｉｎ
ｃ ａ ｓ ｅ （ ｓ ｉ ｎ ｇ ｌ ｅ ＿ ｓ ｔ ａ ｔ ｅ ）
１ ： ｗａ ｖ ｅ ｍｏ ｄｅ ＝ ２ ｂ Ｏｌ ｉ ／／ｓ ｉ ｎ
２： ｗａ ｖ ｅ ｍｏ ｄｅ ＝ ２’ ｂｌ ０ ； ／／ ｆ ａ ｎ ｇ ｂｏ
３ ： ｗａ ｖ ｅ ｍｏ ｄ ｅ ＝２ ｈ ｌ １ ； ／ ／ ｓ ａ ｎ ｊ ｉ ａ ｏ ｂ ｏ
ｅｇ ｂ ｉｎ
ｗａ ｖ ｅ ｍｏ ｄ ｅ ＝２’ ｂＯ ｌ Ｉ
ｓ ｉ ｎ ｇｌ ｅ＿ ｓ ｔ ａ ｔ ｅ ＝ Ｏｌ
ｅ ｎｄ ｅ ｎｄ ｃ ａ ｓ ｅ ｓ ｉ ｎｇ ｌ ｅｓ ｔ ａ ｔ ｅ ＝ ｓ ｉ ｎｇ ｌ ｅ ＿ ｓ ｔ ａ ｔ ｅ ＋１ ｌ
＿
计还有许多可以优化的地方 ， 如考虐流水线设计做累加模块， 利用波形数据的 对称性 只 存放一 半 的波形数 据 ， 节省 Ｒ Ｏ Ｍｉ ￣件资源 等 。 ｆ 如果 能合 理应 用Ｐ Ｉ ＣＡ 的Ｉ Ｐ 内核 ， 采 用Ｓ Ｏ Ｐ Ｃ 技术 定能 做 出性能 更优 越 的Ｄ Ⅸ科 言 号源。
基于FPGA的DDS信号发生器设计分析
基于FPGA的DDS信号发生器设计分析摘要：随着现代电子技术的飞速发展，直接数字频率合成DDS 技术逐渐被广泛使用，DDS 是目前数据调度常用的数据分发技术，此技术能够有效结合数据服务质量要求，完成数据分发操作。
为此提出基于FPGA的DDS信号发生器设计，以提升信号发生器精度效果。
关键词：FPGA；DDS；信号发生器；设计；1 DDS数据分发模型设计网络层云服务器采用的DDS数据分发模型结构如图1所示。
DDS数据分发模型中，将数据库云平台中的数据发送端看作为发布者，数据写入者为数据采集端，而订阅者与读入者即为云平台中的数据接收端。
DDS数据分发模型的身份主要是通信数据库云平台中，通信网络的中间件，此模型能够为通信数据库云平台提供通信数据分发服务，让通信数据可以快速分发传输，从而避免出现数据拥塞问题。
图 1 基于 DDS 的通信数据库云平台2系统硬件设计2.1硬件整体方案函数信号发生器的硬件系统主要包括MCU控制电路，FPGA构成的DDS发生器、DAC转换和低通滤波电路，及一些用于输入输出的器件等。
按键输入和LCD输出显示主要由MCU负责控制，MCU然后将输入的信号运算处理后发送给FPGA，FPGA根据输入的各种参数在ROM表中寻址，同时输出对应控制的波形、频率和幅度的数字信号，最后经过DA转换为对应的模拟电压信号，在经过一个低通滤波器使得模拟电压信号变得平滑。
2.2硬件模块电路系统的硬件电路主要分为两个部分，一是系统主控电路，二是DDS信号发生器电路。
系统主控电路包括以STM32F103C8T6为主控的最小系统板、四路用户按键输入、OLED显示屏输出（SPI）、UART通信连接上位机、硬件SPI连接FPGA负责信号数据传输。
DDS信号发生器电路，其中的FPGA模块的核心芯片为LatticeLCMXO2-4000HC-4MG132，其模块上内置8路输出LED指示灯、4路按键输入、4路拨码输入和两位数码管输出灯资源。
基于FPGA与DDS的信号源设计与实现.
基于FPGA与DDS的信号源设计与实现基于FPGA与DDS的信号源设计与实现类别：电子综合目前，大多通信设备都是针对某一种或少量几种固定的通信体制、信号调制样式以及信号特征参数，例如GSM移动通信信号只有GMSK一种调制样式，其调制速率为22.8 Kbit/s，因此这类通信设备中的数字信号激励器或数字波形形成电路大多采用专用集成芯片实现。
而本文设计了一个通用的数字信号激励器，以产生所需要的各种信号调制模式的信号波形，且对每一种调制样式信号的各种特征参数能够灵活控制。
1 数学模型为了保证高性能以及灵活性，现代通信对抗干扰设备通常采用FPGA+DAC的工作模式,在一些快速复杂的应用环境下，则可采用高性能的FPGA和DSP协同工作，作为数字干扰激励器的核心，同时为保证对跳频信号或其他快速通信信号的有效干扰，频综模块通常采用DDS的频率快速合成模式。
其干扰信号产生原理可以由式(1)表示：在FPGA 中利用数字方式合成数字激励源，通过一定形式的低通滤波器或脉冲成型滤波器即可得到数字基带信号sI (n)、sQ(n)。
数字基带信号sI (n)、sQ(n)通过DAC变换为模拟基带信号sI (t)、sQ(t)，再通过上变频模块即可实现干扰信号的上变频调制。
在FPGA 中，cos(ωn)、sin(ωn)可由查找表(LUT) 的方式生成，即DDS 频率合成方式。
在现代FPGA 开发中，通常会提供一些较成熟的IP 核，因此也可以直接调用IP 核来实现在FPGA 中正弦信号的产生，其原理也是通过查找表的方式生成。
在产生正弦信号时，查找表即为一个ROM 块，通常其中存储了一个周期的正弦信号，通过对读取地址按一定步进循环取值即可产生相应的正弦信号。
查找表的存储深度和FPGA 的工作时钟决定了可以产生的正弦信号频率范围。
(1) 单音信号单音信号可以按式(2) 产生：s(t)=cos(ωt)cos(ωct)+sin(ωt)sin(ωct)=cos((ω+ωc)t) (2) 其中，sI (t)=cos(ωt)、sQ(t)=sin(ωt) 分别为I 、Q 路基带模拟信号，当ω=0 时，I 、Q 路基带模拟信号退化为直流，此时, 干扰信号即为信号载波。
基于FPGA的DDS信号发生器设计
基于FPGA的DDS信号发生器设计随着数字信号处理（DSP）技术的发展，直接数字频率合成器（DDS）逐渐取代了传统的频率合成器，成为一种高性能的信号发生器。
DDS信号发生器通过数字信号直接产生模拟信号，具有频率精度高、可编程性强和快速调频等优点。
本文将通过FPGA实现DDS信号发生器的设计。
首先，我们需要了解DDS信号发生器的基本原理。
DDS信号发生器的核心是相位累加器、查找表和数模转换器（DAC）。
通过累加器产生相位累积，将相位累积的结果通过查找表得到对应的振幅值，并经过数模转换器输出模拟信号。
1.确定需要生成的信号的参数，包括输出频率、相位步进精度、振幅等。
根据这些参数，计算累加器的增量值，即每个时钟周期累加器需要累加的值。
2.在FPGA中设计相位累加器。
相位累加器的宽度取决于相位步进精度，一般为32位或64位。
通过在每个时钟周期加上增量值，实现相位的累加。
3.设计查找表。
查找表的大小取决于数字信号的分辨率，一般为2^N 位。
通过输入相位值查找对应的振幅值。
4.设计数模转换器（DAC）。
通过DAC将数字信号转换为模拟信号输出。
5.在FPGA中实现控制逻辑，包括控制相位累加器和查找表的读写操作，使其按照设定的参数进行相位累加和振幅输出。
6.将设计好的FPGA模块进行综合、布局和时序约束，生成比特流文件。
通过以上步骤，基于FPGA的DDS信号发生器的设计就完成了。
设计好的FPGA模块可以实现高精度、高稳定性的信号发生器，广泛应用于通信、雷达、医疗设备等领域。
需要注意的是，在设计过程中需要考虑到FPGA的资源限制，包括LUT资源的利用、频率分辨率和输出频率的限制等。
此外，还可以通过增加相位累积周期、使用多路查找表和多路DAC等方法进一步优化设计。
综上所述，基于FPGA的DDS信号发生器设计是一个较为复杂的过程，需要对DDS原理有深入的理解，并结合FPGA的特点进行设计。
通过合理的设计和优化，可以实现高性能的DDS信号发生器。
(完整word版)基于FPGA的DDS信号发生器设计
基于FPGA的DDS信号发生器设计摘要：利用FPGA芯片及D/A转换器,采用直接数字频率合成技术，设计并实现了一个频率、幅值可调的信号发生器，同时阐述了该信号发生器的工作原理、电路结构及设计思路。
经过电路调试，输出波形达到技术要求，证明了该信号发生器的有效性和可靠性。
0 引言信号发生器作为一种基本电子设备广泛的应用于教学、科研中，因此从理论到工程对信号的发生进行深入研究，有着积极的意义.随着可编程逻辑器件(FPGA)的不断发展，直接频率合成（DDS）技术应用的愈加成熟,利用DDS原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比,成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。
本文研究了基于FPGA 的DDS信号发生器设计,实现了满足预定指标的多波形输出。
可产生不同频率、幅度的正弦波、三角波、矩形波信号，仿真和实测结果均证实了其灵活性和可靠性。
1 函数信号发生器的原理和设计1.1 函数信号发生器的结构图1为DDS信号发生器系统结构框图.系统以FPGA芯片为信息处理核心，主要完成数字频率合成、D/A转换、选择滤波、功率放大、LCD显示等功能。
频率控制字M送入32位的累加器进行累加运算，截取32位累加器的第24到第30位作为ROM的地址,ROM在累加器的控制下，输出8位的数字波形数据,经过DAC0832转换为模拟量，因为DAC0832输出的是电流的形式,所以通过电压转电流电路转换为电压形式的模拟波形,但其中还含有大量的高频成分，为了输出频率纯净的信号波形，再通过一个二阶的有源低通滤波器。
最后为了调节输出信号的峰峰值，再引入一个幅度调节电路。
根据直接数字频率合成理论将系统的频率分辨率及输出频率写为：其中fclk和N为系统时钟和位宽，M为频率控制字，利用信号相位与时间成线性关系的特性，直接对所需信号进行抽样、量化和映射，输出频率可调的信号波形。
基于FPGA的DDS信号发生器的设计
设计与分析・Sheji yu Fenxi基于F P GA 的DDS 信号发生器的设计蒋小军(湖南铁道职业技术学院，湖南株洲412001)摘要:直接数字频率合成器(DDS )广泛应用于航空控制、通信、电子测量及研究等领域。
现提出一种DDS 信号发生器，釆用EDA 自顶向下的设计方法，在Q-artus 3集成开发环境中利用原理图和调用PLM 宏功能模块完成软件设计,并通过FPGA 进行硬件测试。
关键词:FPGA ；直接数字频率合成器(DDS) ； PLM引言直接数字频率合成器(DDS), 一种 的频率合成技术和信号生方法，的频率 率， 实现频率的快速切换，并且在变能 ，实现频率、 和 的数控调制。
，在现代电子 及设的频率源设计中，在通信领域,DDS 的应用 广泛。
1系统的整体设计方案设计的一个DDS 信号发生器，如图1所示，它器、 调制器、 ROM 和D/A 换模块 成。
1ROM 中的mif 数件， 生 、方、 等 信号。
器 DDS 的核心，完成 的功能， 器的量！又由于！与输出频率血的B3=2g 血,器的频率字输入。
当系忌2$时等于尤频率字 在图1中 ：过了一 器， 频率字改变加器的。
系统时钟图1 DDS 信号发生器结构调制器接 器的 出，在 一, 用于信号的 调制，如PSK (相移键控)等，在 用 ， 一个固定的字数 S 字 最好也用步 器 步。
注意，字输入的数 宽 &与频率字$往往 不相等的，波数字储ROMG表)完成仏(凤)的换，也 理解成 到 的换，的 调制器的输出，事实上就是ROM 的地址出送往D/A ，转化模拟信号。
于 调制器的出数 宽&也ROM 的地址宽，因此在实际的DDS 结构中$往往很大,而&为10位左右。
2电路设计DDS 信号发生器电路原理图图2所示，法器ADDER32、 器REG32、数据波形ROM 三大功能子模块组成。
图2电路原理图(1) 32位加法器ADDER32。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的简易DDS信号源设计一、设计方案背景信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。
能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。
随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加灵活，而且还能根据要求在线更新配置，系统开发趋于软件化、自定义化。
本设计用大赛要求的赛灵思芯片，研究基于FPGA的DDS信号发生器设计，实现了满足预定指标的多波形输出。
二、设计方案论证2.1 总体方案论证与比较方案一:采用模拟锁相环实现模拟锁相环技术是一项比较成熟的技术。
应用模拟锁相环，可将基准频率倍频，或分频得到所需的频率，且调节精度可以做到相当高、稳定性也比较好。
但模拟锁相环模拟电路复杂，不易调节，成本较高，并且频率调节不便且调节范围小，输出波形的毛刺较多，得不到满意的效果。
方案二：采用直接数字频率合成，用单片机作为核心控制部件，能达到较高的要求，实现各种波形输出，但受限于运算位数和运算速度，产生的波形往往达不到满意效果，并且频率可调范围小，很难得到较高频率，并且单片机的引脚少，存储容量少，这就导致了外围电路复杂。
方案三：采用直接数字频率合成，用FPGA器件作为核心控制部件，精度高稳定性好，得到波形平滑，特别是由于FPGA的高速度，能实现较高频率的波形。
控制上更方便，可得到较宽频率范围的波形输出，步进小，外围电路简单易实现。
因此采用方案三。
2.2 DDS模块方案论证方案一：采用高性能DDS 单片电路的解决方案随着微电子技术的飞速发展，目前高超性能优良的DDS 产品不断推出，主要有Qualcomm 、AD、Sciteg 和Stanford 等公司单片电路（monolithic）。
Qualcomm 公司推出了DDS 系列Q2220 、Q2230 、Q2334 、Q2240 、Q2368 ，其中Q2368 的时钟频率为130MHz，分辨率为0.03Hz，变频时间为0.1μs；美国AD 公司也相继推出了他们的DDS 系列：AD9850 、AD9851 、可以实现线性调频的AD9852 、两路正交输出的AD9854 以及以DDS 为核心的QPSK 调制器AD9853 、数字上变频器AD9856 和AD9857 。
AD 公司的DDS 系列产品以其较高的性能价格比，目前取得了极为广泛的应用。
方案二：采用低频正弦波DDS 单片电路的解决方案[1]此方案的典型电路有Micro Linear 公司的电源管理事业部推出低频正弦波DDS 单片电路ML2035 以其价格低廉、使用简单得到广泛应用。
ML2035 特性：（1）输出频率为直流到25kHz ，在时钟输入为12.352MHz 以外频率分辨率可达到1.5Hz（-0.75～+0.75Hz），输出正弦波信号的峰-峰值为Vcc；（2）高度集成化，无需或仅需极少的外接元件支持，自带3～ 12MHz 晶体振荡电路；（3）兼容的3 线SPI 串行输入口，带双缓冲，能方便地配合单片机使用；（4）增益误差和总谐波失真很低。
ML2035 生成的频率较低（0～25kHz），一般应用于一些需产生的频率为工频和音频的场合。
如用2 片ML2035 产生多频互控信号，并与AMS3104 （多频接收芯片）或ML2031/2032 （音频检波器）配合，制作通信系统中的收发电路等。
可编程正弦波发生器芯片ML2035 设计巧妙，具有可编程、使用方便、价格低廉等优点，应用范围广泛。
很适合需要低成本、高可靠性的低频正弦波信号的场合。
方案三：自行设计的基于CPLD/FPGA 芯片的解决方案DDS 技术的实现依赖于高速、高性能的数字器件。
可编程逻辑器件以其速度高、规模大、在线可编程，以及有强大EDA 软件支持等特性，十分适合实现DDS 技术。
目前PLD 器件（包括CPLD、FPGA ）的生产厂商主要有Altera，Xilinx图2.1 DDS工作框图以及Lattoce 等。
Altera 是著名的PLD 生产厂商，多年来一直占据着行业领先的地位。
Altera 的PLD 具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的开发工具和丰富的IP 核、宏功能外它还提供了功能全面的开发工具和丰富的IP 核、宏功能库等，因此Altera 的产品获得了广泛的应用。
虽然有的专用DDS 芯片的功能也比较多，但控制方式却是固定的，因此不一定是我们所需要的。
而利用FPGA 则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。
就合成信号质量而言，专用DDS 芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用FPGA 也能输出较高质量的信号，虽然达不到专用DDS 芯片的水平，但信号精度误差在允许范围之内。
基于以上优点我们采用了FPGA芯片来实现我们设计的DDS.2.3 数据存储方案论证方案一：将波形数据存储在EPROM27C512中，并直接通过单片机软件扫描的方式将波形沼气传输给DAC0832产生波形输出。
这种方法是硬件电路简单，用通用的单片机最小系统板和一般的D/A 转换器就可以完成。
由于在此方案中单片机要完成波形扫描功能，还要负责整个系统的管理任务，并且受单片机工作速度的限制，不能很好的完成题目的要求。
方案二：使用FPGA作为数据转换桥梁，将波形存储在其内部的RAM中，通过硬件扫描将波形数据传输给DAC0832产生波形输出。
由于FPGA是一种高密可编程逻辑器件，可以满足题目的要求。
综合各种因素，选择方案二。
2.4 键盘/显示方案论证本设计的频率字和相位字输入来实现，通过外部将数据输入到FPGA中，同时控制DAC0832的数据转换。
键盘采用4×3矩阵式，共12个键分别对应0～9个数字键和一个启动键两个波形控制键。
常用的显示方案有以下几种。
方案一：使用液晶显示屏显示频率，幅度和相位以及波的形状。
液晶显示屏（LCD）具有轻薄短小、低耗电量、无辐射危险，平面直角显示以及影像稳定不闪烁、可视面积大、画面效果好、分辨率高、抗干扰能力强等特点。
方案二：使用传统的数码管显示。
数码管是采用BCD编码显示数字，程序编译容易，资源占用较少，但是显示的字符较少，且不能显示汉字。
根据以上的论述，采用方案一。
2.5 数模转换方案论证现阶段市场上用于数摸转换的芯片种类很多，常用的有8位，12位，16位等。
他们各有其在不同的应用领域有着各自的优势。
ADV7125是一种8位的高速，高精度的数模转换芯片其优主要性能如下：240MHz的最大样速度；三路8位D/A转换器SFDR；当时钟频率为50MHZ；输出为1MHZ时，–70dB；当时钟频率为140MHZ；输出为40HMZ时，-53dB；与RS-343A/RS-170接口输出兼容；DA转换器的输出电流范围为：2mA到26mA；TTL兼容输入；单电源+5V/+3.3V工作；低功耗（3V时最小值为30mW）。
其优点就不然而喻。
DAC0832也是一种8位的数模转换芯片，单电源供电，+5V到+15V正常工作。
基准电压范围为10±V；电流建立时间为1sμ；CMOS工艺，低功耗20mW[2]。
综上来看ADV7215是中性能比较优越的DAC芯片，但其价格较DAC0832要高，我们的设计中所需求的DAC芯片新能要求，DAC0832已经可以达到，而且DAC0832是我们用的较多的的一种DAC芯片，对于它的用法比较熟悉。
因此我们选则DAC0832来作为我们的数模转换芯片。
DAC0832是采用CMOS工艺制成的单片电流输出型8位数/ 模转换器，单电源供电，从+5V～+15V均可正常工作。
基准电压的范围为±10V；电流建立时间是1µS；COMS工艺，功耗20mW。
图5.2是DAC0832的逻辑框图及引脚排列。
器件的核心部分采用倒T型电阻网络的8位D /A转换器，如图2.2所示。
四部分组它是由倒T型R－2R电阻网络、模拟开关、运算放大器和参考电压VREF成。
图2.2 DAC0832芯片引脚图运放的输出电压为:)222(20022110∙++∙+∙=----D D D RR V V n n n n n f R E F （2.1） 由上式可见，输出电压V O 与输入的数字量成正比，这就实现了从数字量到模拟量的转换。
一个8位的D / A 转换器，它有8个输入端，每个输入端是8位二进制数的一位，有一个模拟输出端，输入可有28 ＝256个不同的二进制组态，输出为256个电压之一，即输出电压不是整个电压范围内任意值，而只能是256个可能值。
DAC0832的引脚功能说明如下：D 0－D 7 ：数字信号输入端ILE ：输入寄存器允许，高电平有效CS ： 片选信号，低电平有效1WR ：写信号1，低电平有效 XFER ：传送控制信号，低电平有效2WR ：写信号2，低电平有效I OUT1，I OUT2：DAC 电流输出端R fB ：反馈电阻，是集成在片内的外接运放的反馈电阻V REF ：基准电压（－10～+10）VV：电源电压（＋5～＋15）VCCAGND：模拟地NGND：数字地2.6 滤波方案论证方案一：采用二阶巴特沃兹低通滤波器。
巴特沃兹滤波器的幅度函数是单调下降的，由于n 阶低通巴特沃斯滤波器的前（2n-1）阶导数在ω=0处为零，所以巴特沃斯滤波器也称为最大平坦幅度滤波器，该方案滤波性能较好，但构造和参数设置比较复杂。
方案二：采用RC低通滤波器。
能很好的滤除高频信号，由于不须运算发大器，参数计算容易，对系统要求不高。
基于上述理论分析，拟订方案一。
2.7 总体设计方框图本系统分为五大部分：FPGA主控电路，液晶显示，键盘控制，数模转换，低通滤波电路。
框图如图2.3所示：图2.3系统总设计流程图三、工作原理本设计以FPGA 为核心，由外部来实现频率、相位的预置和步进，并完成信号的频率和相位差显示。
如图3.1系统框图。
采用直接频率合成(DDS)技术，用FPGA 来产生一路信号波行。
将量化的波形数据存到存储器中，在经地址计数器寻址读出波形数据，控制地址计数器的时钟频率即可控制采样点数，这样就控图3.1 工作原理框图制了输出波形的频率。
由于这些数据为数字量，故再经D/A 转换电路将其转换为模拟量，通过低通滤波器滤除阶梯即可输出满足要求的波形。
由于本设计采用直接数字频率合成技术（DDS ），运用一片EPROM ，存储波形数据，分别由设定数据差值的地址数据寻址即可输出有设定波形，有效地扩展了输出波形的频率范围并实现了输出高精度相位的波行信号,系统稳定可靠。